计算机组成原理5..pptVIP

第5章 中央处理器 5.1 CPU的功能和组成 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 × 5.5 微程序设计技术 5.6 硬连线控制器 5.7 流水CPU 5.8 RISC CPU 5.9 多媒体CPU 5.10 CPU性能评价 5.1 CPU的功能和组成 5.1.1 CPU的功能 5.1.2 CPU的基本组成 5.1.3 CPU中的主要寄存器 5.1.4 操作控制器与时序产生器 5.1.1 CPU的功能 一旦把程序装入内存储器，就可以由计算机来自动完成取出指令和执行指令的任务 专门用来完成此项工作的计算机部件称为中央处理器，通常简称CPU CPU具有如下四方面的基本功能： 指令控制 程序的顺序控制，称为指令控制 保证机器按顺序执行程序是CPU的首要任务 操作控制 CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作 时间控制 对各种操作实施时间上的定时，称为时间控制 数据加工 数据加工就是对数据进行算术运算和逻辑运算处理 完成数据的加工处理，是CPU的根本任务 5.1.2 CPU的基本组成 CPU由运算器、cache和控制器三大部分组成 CPU模型： P128图5.1 控制器 由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成 完成协调和指挥整个计算机系统的操作 控制器的主要功能有： 从内存中取出一条指令，并指出下一条指令在内存中的位置 对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作 指挥并控制CPU、内存和输入/输出设备之间数据流动的方向 运算器 由算术逻辑单元(ALU)、累加寄存器、数据缓冲寄存器和状态条件寄存器组成 是数据加工处理部件 运算器接受控制器的命令而进行动作，是执行部件 运算器有两个主要功能： 执行所有的算术运算 执行所有的逻辑运算，并进行逻辑测试 5.1.3 CPU中的主要寄存器 1．数据缓冲寄存器（DR） 2．指令寄存器（IR） 3．程序计数器（PC） 4．地址寄存器（AR） 5．通用寄存器（R0-R3） 6．状态条件寄存器（PSW） 在CPU中至少要有六类寄存器： 指令寄存器（IR） 程序计数器（PC） 地址寄存器（AR） 数据缓冲寄存器（DR） 通用寄存器（R0-R3） 状态条件寄存器（PSW） 这些寄存器用来暂存一个计算机字 根据需要，可以扩充其数目 1．数据缓冲寄存器（DR） 数据缓冲寄存器用来暂时存放由内存储器读出的一条指令或一个数据字 反之，当向内存存入一条指令或一个数据字时，也暂时将它们存放在数据缓冲寄存器中 2．指令寄存器（IR） 指令寄存器用来保存当前正在执行的一条指令 当执行一条指令时，先把它从内存取到缓冲寄存器中，然后再传送至指令寄存器 为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作，指令译码器就是做这项工作的 操作码一经译码后，即可向操作控制器发出具体操作的特定信号 3．程序计数器（PC） 通常又称为指令计数器 在程序开始执行前，PC的内容即是从内存提取的第一条指令的地址 当执行指令时，CPU将自动修改PC的内容，以便使其保持的总是将要执行的下一条指令的地址 4．地址寄存器（AR） 地址寄存器用来保存当前CPU所访问的内存单元的地址 由于在内存和CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止 5．通用寄存器（R0-R3） 其功能是：当运算器的算术逻辑单元(ALU)执行算术或逻辑运算时，为ALU提供一个工作区，暂时存放ALU运算的结果信息 6．状态条件寄存器（PSW） 状态条件寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，这些标志位通常分别由 1位触发器保存 状态条件寄存器还保存中断和系统工作状态等信息 因此，状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器 5.1.4 操作控制器与时序产生器 通常把许多寄存器之间传送信息的通路称为数据通路 在各寄存器之间建立数据通路的任务，是由称为操作控制器的部件来完成的 操作控制器的功能，就是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成取指令和执行指令的控制 根据设计方法不同，操作控制器可分为时序逻辑型、存储逻辑型、时序逻辑与存储逻辑结合型三种 第一种称为硬布线控制器，它是采用时序逻辑技术来实现的； 第二种称为微程序控制器，它是采用存储逻辑来实现的； 第三种是前两种方式的组合 操作控制器产生的控制信号必须定时，还必须有时序产生器 时序产生器的作用，