集成电路原理大第四章.ppt

2、衬底偏置效应对传输门特性的影响 由上面的分析可以看出，在电平传输过程中，源跟随器的源极电位由于CL充放电随时变化，而衬底接固定电位，VBS?0，有衬偏效应；漏负载级的源与衬底虽未连在一起，但电位相同，VBS=0，无衬偏效应。 若采用P阱工艺，NMOS衬底浓度与PMOS的高1?2数量级，衬偏效应更为明显。 图4-31 九管CMOS传输门 3、改进电路——九管CMOS传输门 一种改进的CMOS传输门电路如图4-31所示。TG1的n3管VBS=0，无衬偏。E=“1”，TG1、TG2工作，当Vi=“1”，TG1、TG2同时开始传输高电平，其各自的输出端V0，V0’状态相同，而V0’与TG1的n1管衬底相接，即VBn1=VSn3=VSn1，可等效视为n1的VBS1=0，?n1管无衬偏效应。 4.5 静态CMOS逻辑门电路 4.5.1 CMOS基本门电路 1. 基本的CMOS与非门、或非门 图4-32 CMOS与非门和或非门 注意： 串联方式工作时，相当于沟道长度增长，MOS管有效宽长比减小。为使p、n管匹配，需增大串联管的W/L比——输入端一般不超过4个。 并联方式工作时，等效为沟道宽度增大，有效宽长比增加。 有衬底偏置效应存在。 ?转换电平V*向VDD移动? VNMHM?。 设K为单个最小尺寸MOS管的K值