计算机组成原理模拟试卷..docVIP

32．集中 分布 33．链式查询 计数器定时查询 独立请求 34．就绪 应答 四边沿 35．定时协议 同步 异步 36．同步式 异步式 37．主设备 控制权 总线仲裁 38．总线带宽 传输速率 39．系统功能 争用资源 40．内存 外围设备 41．磁盘控制器 磁盘驱动器 42．旋转延迟 传输延迟 43．得到响应 被禁止 44．PC 状态寄存器 堆栈 45．主存储器 外设 46．一个 传输 数据块 每个 传输 字节 47．选择 数组多路 字节多路 48．主适配器 智能设备控制器 1～15 49．内存 CPU I／O设备 50．处理器 指令和程序 数据处理 三、名词解释 1．逻辑上把CPU和主存合在一起称为主机。 或CPU、存储器和输入／输出接口合起来构成计算机的主机 2．进位计数制中各数位允许使用的数码个数称为该进位计数制的基数。 3．计算机中的一个二进制的数据代码（0或1），是数据的最小表示单位。 4．字：数据运算和存储单位，其位数取决于计算机。 5．字节：衡量数据量以及存储器容量的基本单位，1字节等于8位二进制信息。 6．总线：计算机中连接功能单元的公共线路，是一束信号线的集合。 7．总码长n（包括信息位和监管位）中的码重为偶数称为偶校验码。 8．一种按内容访问的存储器，每个存储单元有匹配电路，可用于Cache中查找数据。 9．由多个相互独立、容量相同的存储体构成的存储器、每个存储体独 立工作，读写操作重叠进行。 10．在内存和外存间建立的层次体系，使得程序能够像访问主存储器一样访问外存储器，主要用于解决计算机中主存储器的容量问题。 11．对指令的地址码进行编码，以形成操作数地址的方式。 12．把指令执行所需要的所有控制信号存放在一个存储器中，需要时从这个存储器中读取，主要由控制存储器、微指令寄存器（μIR）、微地址寄存器（μAR）和地址转移逻辑等部分组成。 13．存储在控制存储器中的完成指令功能的程序，由微指令组成。 14．控制器存储的控制代码，分为操作控制部分和顺序控制部分。 15．微指令在控制存储器中的存储地址。 16．CPU内用于存放实现指令系统全部指令的微程序的只读存储器称为控制存储器。 17．申请并获得总线控制权，控制总线传送操作的设备称为主设备。 18．被主设备访问的设备称为从设备或称从模块。 19．信息传送设备的就绪信号与应答信号相互依赖的数据通信方式称为全互锁方式。 20．是指连接主机和外围设备的逻辑部件。 21．在同时出现几个中断请求的情况下，CPU对中断源响应的顺序，优先级高的中断先得到相应。 22．指在多重中断方式下，CPU在处理一个中断请求时，又被另一个中断请求所打断，进入新的中断处理过程的现象。 23．一种外围设备的寻址方式。将I/O设备中的控制寄存器、数据寄存器、状态寄存器和内存单元一样看待，将它们和内存单元联合在一起编排地址。 24．在配有通道的系统中，I／O程序称为通道程序。 四、简答题 1．静态存储器依靠双稳态电路的两个稳定状态来分别存储0和1。 这类存储器在电源正常情况下，可以长期保存信息不变（除非重新写入），不需要动态刷新，所以称为“静态”存储器。 2．静态存储器的写操作的过程是： （1）外部电路驱动芯片的地址线，将需要写入的数据的二进制地址送到存储器芯片。 （2）外部电路驱动数据线，将需要写入的数据送往存储器芯片。 （3）将控制信号和信号置低电平。信号置高电平。 上述信号置低电平使得芯片进行写操作，信号有效使得写操作能够进行，这样经过一定的延迟之后，数据线上的数据信号就写入到地址线信号所指定的存储位置中。 3．存储器的性能指标主要有存储容量、存储时间、存储周期和存储器带宽。 在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。 存储时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。 存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。 存储器带宽是指存储器在单位时间中的数据传输速率。 4．答：Cache的命中率与Cache的容量、块的大小、地址映像方式以及替换策略等有关。 其他因素不变时，Cache的容量越大，命中率越高；全相联映像的命中率高于组相联映像，组相联映像的命中率高于直接映像；LRU替换策略的命中率高于FIFO或者随机替换策略；块的容量太小和太大对命中率都不利，块的大小应适中。 5．虚拟存储器主要用于解决计算机中主存储器的容量不足的问题，要求在不明显降低平均访存速度的前提下增加程序的访存空间，使得程序能够像访问主存储器一样访问外部存储器，虚拟地址空间