集成电路第豪8章i0.pptVIP

第三节 输出缓冲器 反相器链优化设计的目标是寻找反相器逐级增大的适当比例， 使总延迟时间最小。只有当 使 反相器链中的反相器应按固定的因子S逐级增大尺寸，即 把最终的负载电容 看作第n+1 级反相器的输入电容，则有 因此得到反相器链设计的比例因子 第三节 输出缓冲器 一般反相器的第一级尺寸按内部电路的尺寸设计，因此 是已 知的，若知道了最终要驱动的负载电容和反相器链的级数，就可以 确定每一级反相器的设计尺寸，即 反相器的总延迟时间可以表示为级数n和比例因子S的函数 由于MOS晶体管的输入电容比它的输出电容大很多，且S是大于1 的比例因子，因此在计算延迟时间时可以忽略第一项 第三节 输出缓冲器 把S的表达式代入上式 求解 ，可以得到一个n的优化设计结果 则 采用n级 反相器链作驱动器驱动大的负载电容 ， 各个反相器逐级增大e倍，可以使驱动器总的延迟时间最短。 要想电路总的延迟时间最小，并不意味着经过的逻辑门的级数最 少，而是要使每级逻辑门的负载电容与其驱动能力有一个适当的 比例。 第四节 脱片输出驱动级 对于接到片外的最终输出级反相器的设计，要考虑三方面因素 （1）输出要和TTL电路兼容 （2）要有足够大的输出驱动能力 （3）输出静电保护 一、CMOS IC输出与TTL接口设计 一般要求CMOS IC的输入出至少能驱动一个TTL门，也就是要求 CMOS电路的输出和TTL电路的输入之间满足电平匹配和电流匹 配的要求： N是实际扇出系数。 第四节 脱片输出驱动级 对标准TTL电路 为了使CMOS电路的输出能与TTL电路兼容，对CMOS IC输出级 的要求是 第四节 脱片输出驱动级 由于CMOS电路的逻辑摆幅远大于TTL电路的逻辑摆幅，电平 匹配不成问题。输出高电平时的电流匹配要求也很容易满足。为 了使输出低电平时满足电流匹配的要求，必须使 时有足够 大的导通电流。 当 时，NMOS管处于线性区导通： 若 要求 ，则NMOS管的宽长比应为 CMOS IC输出驱动一个TTL门的要求是很容易满足的。 * * 第七章 输入、输出缓冲器 第一节 输入缓冲器 一、输入缓冲器有两方面作用： 1.作为电平转换的接口电路； 2.提高输入信号的驱动能力。 有些外部输入信号，如时钟信号，需要驱动片内很多电路的输 入，对这种大扇入情况需要经过输入缓冲器。 二、在CMOS IC中一般可以用两级反相器作输入缓冲器，第一 级反相器兼有电平转换的功能。考虑到整机的兼容性，要求 CMOS IC能接受TTL电路的输出逻辑电平，标准的TTL电路的 逻辑电平为： , 。考虑到最坏情况，要求 CMOS IC能接受的输入电平范围是 这样的电平如果直接送入逻辑电路的输入端，将使CMOS电路不 能正常工作。 第一节 输入缓冲器 要通过输入缓冲器转换成合格的CMOS逻辑电平，再送到其他电 路的输入端。可以通过一个专门设计的CMOS反相器实现电平转 换，它的逻辑阈值设计在输入高、低电平范围之间，即 若 ，则要求输入级反相器的比例因子为 由于 ，这就要求 ，也就是说输入级反相器 中的NMOS管要取较大的宽长比，这将增加电路的面积。 另外，当输入为 或 时，反相器处在转变区边缘，将引 起附加的功耗。 第一节 输入缓冲器 为了降低输入级反相器的逻辑阈值，而又不使NMOS管宽长比很 大，可以采用另一种输入缓冲器电路。 在第一级反相器上面增加了一个二极管，用来降低加在反相器上 的有效电源电压，从而降低反相器的逻辑阈值。另外增加一个反 馈管Mf来改善第一级反相器输出高电平。当 时， M2弱导通，使输出高电平降低。这个较差的高电平经过第二级反 相器反相后，输出一个较差的低电平，只要这个低电平使Mf导 通，靠Mf把第一级的输出电平拉到合格的高电平。第二级反相器 的尺寸根据驱动能力的要求设计。 第一节 输入缓冲器 第一节 输入缓冲器 C