第3章EDA数字系统开发软件.pptVIP

3.1 FPGA开发流程 3.1 FPGA开发流程 1 设计输入 1）图形输入 a）状态图输入 b）波形图输入 c）原理图输入 2）HDL文本输入 3.1 FPGA开发流程 2 综合 综合过程就是将设计者在EDA平台编辑输入的HDL文本、原理图或状态图描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转化和综合，最终获得门级电路甚至更低层的电路描述网表文件 3.1 FPGA开发流程 2 综合 3.1 FPGA开发流程 3适配 适配器也称之为综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件 3.1 FPGA开发流程 4仿真 a）时序仿真。 就是接近真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数。 b）功能仿真 就是直接对HDL、原理图描述或其他形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求。 3.1 FPGA开发流程 5 编程下载 将适配后生成的下载或配置文件，通过编程器或编程电缆向FPGA或CPLD下载，以便进行硬件调试和验证 6 硬件测试 Quartus II是Alter公司提供的FPGA/CPLD开发集成环境，它提供了与结构无关的设计环境，是设计者能方便的进行设计输入和器件编程 可以操作以上所有流程 3.2 Quartus II的使用 创建工