数电课件第二篇第3章(6-2).pptVIP

集成电子技术基础教程 2.3.1 ?编码器 2.3.2 译码器 2.3.3 数值比较器 2.3.4 二进制加法器 二、多位二进制加法器 三、中规模集成超前进位加法器 【例】设计一个代码转换电路，用74LS283加法器将8421 BCD码转换成余三码。 2.3.5 数据分配器和数据选择器 二、数据选择器 2.3.6 奇偶校验器 2.3.7 用可编程逻辑器件设计组合逻辑电路 二、组合型可编程阵列逻辑（PAL）结构 三、可编程逻辑器件的应用 4选1数据选择器电路符号 数据选择器扩展 四片8选1数据选择器(74HC251)和一片4选1数据选择器(74HC253)构成一个32选1的数据选择器。 【例】试用一片CC14539双4选1数据选择器组成一个8选1的数据选择器。可以适当加附加门实现。 解：采用分时制的工作方式：即高位地址A2为0时，第一片4/1选择器工作，第二片禁止；高位地址A2为1时，第1片禁止，第2片工作。 ≥1 从电路的输出函数可知，数据选择器是一个与-或表达式，而电路的结构又是一个与或逻辑结构。因此，用数据选择器可以产生各种各样的组合逻辑电路。 用数据选择器实现逻辑函数的方法： 确定哪些变量作为选择器的地址端输入和数据端输入； 画出给定函数的卡诺图，求出地址变量最小项所对应的数据输入端的逻辑关系； 画出待实现的逻辑函数的逻辑图。 【例2.3.2】试用一片74LS151型8选1数据选择器实现函数 解：选函数变量A、B、C从选择器地址A2、A1、A0输入，根据多路选择器的原理，数据输入端必定是常量0或1。为找出地址最小项对应数据输入端的关系，画出卡诺图，从图中可直接求出各数据端的值。 据此，画出的电路图如下： 【例】试写出图示电路输出函数式，并说明电路的逻辑功能是实现全加器和全减器功能。 解： 全加器和 全加器进位 全减器差 全减器借位 功能：用来校验某一组传输的数据是否有错误 方法：在被传输的数据后面加一位奇偶校验位，使这一组数据中含1的位数成为奇数，或者使这一组数据中含1的位数为偶数，然而检测1的位数是奇数还是偶数来判断数据传输是否有误。 奇校验：加了校验位后使之1的位数成为奇数； 偶校验：加了校验位后使之1的位数成为偶数。 如八位数在奇校验时变成101010110；在偶校验时变成101010111。 74LS1180 中规模集成8位奇偶校验器 B7～B0为8位代码输入，YOD、YE是校验后的结果输出，SOD、SE是奇校验还是偶校验控制。 由异或运算可知：B7～B0中有奇数个1时，P=1； 偶数个1时，P=0。 当奇校验时，SOD=1，SE=0； B7～B0中奇数个1时，YOD=0，YE=1； 如出现偶数个1时，YOD=1，YE=0。 因此不仅可以用于校验位发生器，还可以用于检测传输是否有误。 当偶校验时，SOD=0，SE=1； B7～B0中奇数个1时，YOD=1，YE=0； 如出现偶数个1，则YOD=0，YE=1。 【例】图示奇偶校验系统中，YOD2何时为1，何时为0？ B7～B0有奇数个1时，YOD1=0 B7～B0有偶数个1时， YOD1=1， 若传输正确，则YOD2=1； 若传输有误，则YOD2=0。 若传输正确，则YOD2=1； 若传输有误，则YOD2=0。 一、可编程逻辑器件（PLD）概述 可编程逻辑器件的基本电路—可编程与门阵列和或门阵列已介绍。而按PLD所包含门数量的多少（即密度高低）分为： 低密度PLD器件—等效逻辑门1000个； 高密度PLD器件—等效逻辑门达几千、几万、几十万门以上。 本节主要讨论低密度PLD器件。 输入电路由输入缓冲器 构成 低密度PLD的结构 与阵列和或列阵是低密度PLD的核心电路 输出电路主要由三态输出门和异或门组成 根据“与”阵列和“或”阵列是可编程还是不可编程，低密度PLD可以分成不同的类型。 只读存储器---PROM(Programmable Read Only Memory) 现场可编程逻辑阵列---FPLA(Field Programmable Logic Arrays) 可编程阵列逻辑---PAL(Programmable Arrays Logic) 低密度PLD器件的分类 通用阵列逻辑---GAL(Generic Array Logic) 可编程 不可编程 可编程 GAL 固定 不可编程 可编程 PAL 固定 可编程 可编程 PLA 固定 可编程 不可编程 PROM 输出电路 或阵列 与阵列 分类 由于PAL的与阵列可编程，或阵列为不可编程的