MOS逻辑门电路公开课.pptVIP

下图为一个多功能函数发生器，试写出S0S1S2S3为0000~1111十六种状态时输出Y的逻辑表达式 当VO=VOH +V DD RP n … m … 1 1 1 IIH（total) I0H（total) 为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max) ： 2.三态(TSL)输出门电路 1 0 0 1 1 截止 导通 1 1 1 高阻 × 0 输出L 输入A 使能EN 0 0 1 1 0 0 截止 导通 0 1 0 截止 截止 X 1 逻辑功能：高电平有效的同相逻辑门 0 1 3.1.7 CMOS传输门(双向模拟开关) 1. CMOS传输门电路 电路 逻辑符号 υI / υO υo/ υI C 等效电路 2、CMOS传输门电路的工作原理 设TP:|VTP|=2V， TN:VTN=2V ?I的变化范围为0V到+5V。 0V +5V 0V到+5V ?GSN VTN, TN截止 ?GSP=5V ? (0V到+5V)=(5到0)V 开关断开，不能转送信号 ?GSN= 0V ? (0V到+5V)=(0到-5)V ?GSP0, TP截止 1）当c=0， c =1时 c=0=0V， c =1=+5V C T P v O / v I v I / v O +5V 0V T N C +5V 0V ?GSP= 0V ? (2V~+5V) =-? 2V ~ 5V ?GSN=5V ? (0V~+3V)=(5~2)V b、?I=2V~5V ?GSNVTN, TN导通 a、?I=0V~3V TN导通，TP导通 ?GSP |VT|, TP导通 C、?I=2V~3V 2）当c=1， c =0时 传输门组成的数据选择器 C=0 TG1导通, TG2断开 L=X TG2导通, TG1断开 L=Y C=1 传输门的应用 CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。 0.00087~22 0.0003~7.5 2.9 BiCMOS 13 1? (1MHz) 13 74HCT 15 1.5? (1MHz) 10 74HC 105 1?(1MHz) 75 4000B 延时功耗积 (pJ) 功耗 (mW) 传输延迟时间 tpd/ns(CL=15pF) 参数 系列 3.1.8 CMOS逻辑门电路的技术参数 CMOS门电路各系列的性能比较 特点:功耗低、速度快、驱动力强 3.2.6 BiCMOS门电路 ?I为高电平: MN、M1和T2导通，MP、M2和T1 截止，输出?O为低电平。 工作原理: M1的导通, 迅速拉走T1的基区存储电荷; M2截止, MN的输出电流全部作为T2管的驱动电流, M1 、 M2加快输出状态的转换 ?I为低电平: MP、M2和T1导通，MN、M1和T2 截止，输出?O为高电平。 T2基区的存储电荷通过M2而消散。 M1 、 M2加快输出状态的转换电路的开关速度可得到改善 M1截止，MP的输出 电流全部作为T1的驱动电流。 * vOH vOL 输出为低电平的逻辑门输出级的损坏 3.2.5 集电极开路门和三态门电路 1.集电极开路门电路 a） 集电极开路与非门电路 b） 使用时的外电路连接 C） 逻辑功能 L = A B OC门输出端连接实现线与 VCC 2. 三态与非门(TSL ) 当EN= 3.6V时 0 0 1 1 1 0 1 1 1 0 1 0 0 1 B A 输出端L 数据输入端 EN 三态与非门真值表 当EN= 0.2V时 高阻 × × 0 0 1 1 1 0 1 1 1 0 1 0 0 1 B A 输出端L 数据输入端 EN 高电平 使能 = = 高阻状态 与非逻辑 Z L AB L EN = 0 ____ EN =1 真值表 逻辑符号 A B EN L EN 3.1 MOS逻辑门 3.1.1 数字集成电路简介 3.1.2 逻辑门的一般特性 3.1.3 MOS开关及其等效电路 3.1.4 CMOS反相器 3.1.5 CMOS逻辑门电路 3.1.6 CMOS漏极开路门和三态输出门电路 3.1.7 CMOS传输门 3.1.8 CMOS逻辑门电路的技术参数 1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。 2、 逻辑门电路的分类 二极管门电路 三极管门电路 TTL门电路 MOS门电路 PMOS