高频荧光灯镇流芯片的设计.docVIP

高频荧光灯镇流器芯片的设计 　　1 引言 　　高频荧光灯镇流器芯片（High frequency fluorescent lighting ballasts IC）是一类典型的高压功率集成电路（HVPIC）。其中既包含了高压大电流的功率器件，同时还集成了低压小电流的控制电路。目前市场上已有数款国外公司生产的镇流器芯片，这些芯片均使用 D 类 DC-AC 谐振转换方式来驱动荧光灯。其主要原因在于：在 D 类 DC-AC 变换中，加在外接两个驱动晶体管上的电压峰值接近于直流供电电压。而在其它类型的 DC-AC 变换中，加在驱动晶体管上的电压峰值往往要达到直流供电电压的几倍。 　　高频荧光灯一般选择的工作频率为几十 kHz 到100kHz。而在这种情况下，D 类 DC-AC 变换的效率不高，其主要原因是因为存在开关损耗（switching loss）。为了减少开关损耗，我们可以运用零电压开关技术（zero-voltage SWitching，ZVS）。采用 ZVS 需要满足下列四个条件[4]： 　　l) 两个驱动晶体管上必须至少并联一个电容。 　　2) 晶体管的两个栅极驱动波形必须反相且有一定的死区时间（dead time）。 　　3) 必须是感性负载。 　　4) 谐振元件电感上的电流在开关关闭状态下必须足够大以便对并联电容重新充电。 　　高频荧光灯系统的整个工作流程实际上是一个状态转换的过程，一般的流程为：见图1。 　　 　　为了实现上述的状态转换过程，必须对灯管的当前状态进行监控，并将监控值（一般是灯管的端电压）反馈到芯片中，芯片内部通过一系列阈值比较器的输出来确定当前系统所处的状态并判断是否进入下一个状态。所以，芯片的内部结构中应当存在比较器（包括迟滞比较器），时钟和有限状态机等一些基本单元。另外，由于需要提供 D类 DC-AC 谐振变换中两个外接高压管的栅极驱动波形，因此需要有用于产生驱动方波的锯齿波发生器。根据 D 类 DC-AC 谐振变换的特点，高端驱动 MOS 管所需的栅极驱动波形应当是处在高压偏置点上的低端驱动波形的反向（有一定死区时间）。其产生方法通常是先在低压电路中产生 所需的驱动波形，然后进行相应的电平移位。综上所述，高频荧 光灯镇流器芯片线路的主要模块应当包括：比较器，可控频率的 锯齿波发生器，电平移位电路，时钟，有限状态机（数字模块）。而在器件方面，集成高耐压低导通电阻的功率器件也是一个难点，下面将分别从线路和器件两个方面来探讨该类芯片的设计。 　　2 芯片设计的思路 　　图 2 是采用 ZVS 技术的 D 类 DC-AC 谐振变换的简图[5]。 其中，两个驱动 MOS 管的栅压由芯片提供。整块芯片的设计思路是：芯片首先提供较高频率的驱动方波。由于初始状态时灯管未被点亮，图 2 中的电阻 Rlamp 相当于断路。较高的驱动方波频率使得整个 LC 谐振回路的振荡频率远高于其共振频率，电容 C 上产生的电压较小，无法提供启辉灯管所需的高压，灯管依旧保持熄灭状态。接着，芯片将输出方波的频率按一定的斜率减小至一定值。此时，系统进入预热状态，灯丝在设定频率下预热，其预热时间由芯片内部设定的定时器控制。一旦超过预热时间，系统无条件进入启辉状态，芯片自动将输出方波的频率再往下降，直至到达 LC 串联谐振的共振频率，这时将在电容 C 的两端产生高压，在这个高压的作用下，灯管被启辉，整个电路变换为 RLC 谐振回路。下一步，系统将有条件的进入正常工作状态，输出方波频率下降到较小值，系统在这个较小频率下正常工作。从上面的分析可以看出，整个芯片线路的核心就在于设计一个频率受控的波形发生器。 　　 　　3 线路 　　3.1 可控频率的锯齿波发生器 　　图 3 所示的是一种可控频率的锯齿波发生器电路。在初始状态下，CF 管脚外接电容 Cext 上电压为零。充电电流由 pnp 管 Q1 和 M1 管流经电阻 R2 为 Cext 充电，其结果是 Q2 基极电压逐渐上升。当 Q2 基极的电压到达 Q3 管基极上的基准电压时，大尺寸的放电管 M40 开启，将 Cext 中的电荷迅速泄放，完成一个锯齿波周期。 　　锯齿波的频率很明显是由对外接电容 Cext 充电的电流大小决定的。为了实现对频率的调节作用，就必须调节充电电流的大小。实现的方法是将充电电流划分为两个部分：一部分为基本量，流经 Q1。另一部分为压控变量，其大小由内部信号“CF 充电电流控制信号”控制。可以看到当“CF 充电电流控制信号”电平上升时，M1 电流减小，充电电流也减小，频率下降。反之当“CF 充电电流控制信号”电平下降时，锯齿波频率上升。想要达到压控频率的目的，必须将“CF 充电电流控制信号”与控制电压结合起来。“CF 充电电流控制信号”可