(计算机硬件技术基础课件全套)第壹章绪论.pptVIP

1.3 微型计算机的逻辑电路基础 1.3.1 触发器 触发器（Trigger）是计算机的记忆装置的基本单元，也是构成时序电路的基础。在计算机中用触发器来存储数据，1个触发器存储1位二进制数。 触发器的种类很多。按时钟控制方式分，有电位触发、边沿触发、主从触发等方式。按功能分类，有R-S型、D型、J-K型等。 * 基本逻辑部件－触发器 R-S触发器 当S＝0而R=1时，Q=1，称为置位； 当S＝1而R=0时，Q=0，称为复位； S端一般称为置位端，R端一般称为复位端 * 当D端为高电位时，称为置位； 当D端为低电位时，称为复位； 基本逻辑部件－触发器 D触发器 * 基本逻辑部件－触发器 J-K触发器 当J=0，K=0，Q保持原状，处于自锁状态； 当J=0，K=1，Q=0，产生复位动作； 当J=1，K=0，Q=1，产生置位动作； 当J=1，K=1，Q为原状态的反码，产生翻转。 * 1.3.2 寄存器 寄存器（Register）用于暂存数据、指令等。它是由触发器和一些控制门组成的。1个触发器就是一个1位寄存器，由n个触发器可以组成1个n位寄存器。 1.缓冲寄存器（Buffer） 用以暂存某个数据，以便在适当的时间节拍和给定的计算步骤将数据输入或输出到其它记忆元件中去。 2.移位寄存器（Shifting Register） 具有数码寄存和移位两个功能。在移位脉冲的作用下，能将其所存储的数据逐位向或向右移动，以达到计算机在运行过程中所需的功能。 * 3. 计数器（Counter） 是计算机、数字仪表中常用的一种电路。它也是由若干个触发器组成的寄存器，当一个计数脉冲到达时，它会按二进制数的规律累计脉冲数，使存储在其中的数字加1。 4. 累加器（Accumulator） 是一个由多个触发器组成的多位寄存器，它并不进行加法运算，而是用以暂存每次在ALU中计算的中间结果。 * 1.3.3 三态电路 由于记忆元件是由触发器组成的，而触发器只有两个状态：0和1，所以每条信号传输线只能传送一个触发器的信息（0或1）。如果一条信号传输线即能与一个触发器接通，也可以与其断开而与另外一个触发器接通，则一条信息传输线就可以传输任意多个触发器的信息了。三态输出电路（或称三态门）就是为了达到这个目的而设计的。 三态输出电路的符号如图1.12所示。当选通端E为高电平时，A的两种可能的电平（0和1）都可以顺利的通到B端去，即E=1时，B=A。当选通端E为低电平时，A端与B端是不相通的，即它们之间存在着高阻状态。 * 基本逻辑部件－三态电路 当选通端E为高电平时，A的两种可能的电平（0和1）都可以顺利的通到B端去，即E=1时，B=A。当选通端E为低电平时，A端与B端是不相通的，即它们之间存在着高阻状态。 E A B 0 0 高 阻 1 高 阻 1 0 0 1 1 三态输出电路逻辑表 三态输出电路符号 * 1.3.4 译码器74LS138 常见的二进制集成译码器有2：4译码器、3：8译码器、和4→16译码器。下面以3：8译码器为例说明译码器的结构和工作原理。 3：8译码器的输入是3位2进制代码，分别用A2、A1、A0表示，有8种不同的状态组合000、001、010……111，分别译成Y0、Y1、Y2……Y7共8个输出。 译码器可以用来作多路分配器、地址译码器、或实现逻辑函数等。 * 基本逻辑部件－译码器 3-8译码器的输入是3位2进制代码，分别用A2、A1、A0表示，有8种不同的状态组合000、001、010……111，分别译成Y0、Y1、Y2……Y7共8个输出。 * 基本逻辑部件－译码器 74LS138引脚和逻辑图 * 基本逻辑部件－译码器 * 1.4 微型计算机基本结构与工作原理 1.4.1 微型计算机系统的组成 计 算 机 系 统 硬件 软件 主机 外部输入输出设备 CPU 存储器 运算器 控制器 ROM RAM 系统软件 应用软件 * 1. 冯·诺依曼计算机 冯·诺依曼结构的基本思想 计算机至少由五部分组成 指令和数据均以二进制方式存放在同一个存储器中 运算器、控制器、存储器、输入设备、输出设备 * 存储器 输入设备 输出设备 运算器 控制器 数据流 控制流 冯·诺依曼计算机结构 * 运算器: 处理算术运算和逻辑运算,简称算逻单元 (ALU) 控制器: 保证计算机系统的各个部件正确有序地执行程序 存储器: 存储程序和数据. 分为内部存储器和外部存储器. 输入设备: 接收用户输入的原始数据和程序,并将其转换 为二进制编码. 输出设备: 将计算机的处理结果转换为人或其他设备可以 接收或识别的信息形式. 冯·诺依曼计算机结构