第二十三~二十讲半导体存储器.pptVIP

第六章 半导体存储器 6.1 概述 6.2 只读存储器（ROM） 6.3 随机存储器（RAM） 6.4 存储器容量的扩展 6.5 用存储器实现组合逻辑函数 6.1 概述 （2）一次性可编程ROM（PROM）。出厂时，存储内容全为1（或全为0），用户可根据自己的需要编程，但只能编程一次。 图6.2 二极管ROM的电路结构图 图6.3 用MOS管构成的存储矩阵 图6. 6 PROM管的结构原理图 图６.８ 使用SIMOS管的256 ? 1位EPROM 图６．１１ E2 PROM存储单元的三种工作状态（a）读出状态 （b）擦除（写1）状态 （c）写入（写0）状态 快闪存储器中的叠栅MOS管 快闪存储器的存储单元 1、作函数运算表电路 【例1】试用ROM构成能实现函数y=x2的运算表电路，x的取值范围为0～15的正整数。 【解】（1）写出各函数的标准与或表达式 按A、B、C、D顺序排列变量，将Y1~Y4化为最小项表达式（标准与或表达式） （2）选用16×4位ROM，画存储矩阵连线图： 三、 RＯM的容量扩展 1．位扩展 用8片1024（1K）×1位RＯM构成的1024×8位RＯM系统。 2．字扩展　用8片1K×8位RＯM构成的8K×8位RＯM。 存储矩阵 　　 2．地址译码器—将寄存器地址所对应的二进制数译成有效的行选信号和列选信号，从而选中该存储单元。 4、片选及输入/输出控制电路 当选片信号CS＝1时　G5、G4输出为0，三态门G1、G2、G3均处于高阻状态，输入/输出（I/O）端与存储器内部完全隔离，存储器禁止读/写操作，即不工作； 二. RAM的工作时序（以写入过程为例） 读出操作过程如下： （1）欲写入单元的地址加到存储器的地址输入端； （2）加入有效的选片信号CS； （3）将待写入的数据加到数据输入端。 （3）在 线上加低电平，进入写工作状态； （4）让选片信号CS无效，I/O端呈高阻态。 图7.3.8 单管动态MOS存储单元 图7.3.11 DRAM的总体结构框图 三． RAM的容量扩展 1．位扩展 用8片1024（1K）×1位RAM构成的1024×8位RAM系统。 图7.4.1 RAM的位扩展接法 图7.4.2 RAM的字扩展接法 2．字扩展 用8片1K×8位RAM构成的8K×8位RAM。 RAM的芯片简介(6116) 6116为2K×8位静态CMOSRAM 芯片引脚排列图： A0～A10是地址码输入端，D0～D7是 数据输出端， 是选片端， 是输出使能端， 是写入控制端。 本章小节 ３．读写控制电路 端为读写控制端，用于对电路工作状态的控制 Ｒ／Ｗ 　　是芯片选通端，　　＝０时，ＲＡＭ处于工作状态， 　　 ＝１非工作状态，　　主要用于存储器的扩展。 ＣＳ ＣＳ ＣＳ ＣＳ 　　　＝０,　　　＝１时，工作在读出状态。 ＣＳ Ｒ／Ｗ 　　＝１时，所有的数据端均处于禁止状态 ＣＳ 　　＝０,　　　＝０时，工作在写入状态， ＣＳ Ｒ／Ｗ 当CS＝0时，芯片被选通, 当 ＝1时，G5输出高电平， G3被打开，于是被选中的单元所存储的数据出现在I/O端， 存储器执行读操作； 当 ＝0时，G4输出高电平，G1、G2被打开，此时加 在I/O端的数据以互补的形式出现在内部数据线上，存储器执行写操作。 （一）静态RAM（SRAM） 　　这是一种常见的RAM。这种RAM的存取速度非常快，几乎是后面介绍的DRAM的10倍。 　　静态RAM（SRAM）基本存储元 二、 RAM的存储单元 １、电路结构 　　以六管NMOS静态RAM存储单元为例介绍其电路结构、工作原理及特点。 基本ＲＳ触发器 行选线控制门 列选线控制门 六管NMOS静态存储单元 3.静态RAM的优、缺点： 　优点： 　☆数据由F-F记忆，不需另设电路定期刷新； 　☆存取速度很快。 缺点： ☆所用元件较多，集成度比DRAM低； ☆功耗较大； ☆体积较大，制造成本比DRAM高。 2.工作原理： 　　1）写入:☆信号从I/O输入 ☆Xi =Yj =1 　　2）读出:选中存储单元，信号送I/O。 动态RAM（DRAM） 因为这种RAM的构造最为简单，单位制造成本最低，使用最为广泛。但是这种RAM的存取速度并不快，虽然可以用一些方法来改善，但毕竟有限。 DRAM中采用信息再生技术。 预充 刷新 再生 工作原理： 1）写入 ☆信号从I/O输入 ☆Xi =Yj =1 2）