COM5190专题---ADPLL（全数位锁相回路）一、简介.PDF

COM5190 專題 ADPLL(全數位鎖相迴路) 一、簡介 現今典型之無線電通訊收發機所採用之系統架構，絕大多仍使用 類比硬體電路以實現無線電通訊所需之功能，因此其規格固定單一， 而無法符合一機多模式之多功能，未來可見市場需求。為迎合上述市 場需求，相關技術先進產學單位都積極研發一革新無線電收發機架構 -軟體無線電如圖(一)[7]所示，其特徵為盡可能地應用數位訊號處理 技術以實現無線電通訊所需之功能，因此軟體無線電具備了傳統無線 電收發機前所未有之彈性與未來性。本實驗課程主旨於設計一個數值 控制振盪器以應用在軟體無線電架構作為訊號處理核心技術-IF 數位 升/降頻器通訊訊號處理。 圖(一) 軟體無線電架構 近年來隨著科技的發展，人類對資訊的需求已邁入了無線通訊的 時代。許多無線通訊系統陸續被提出 ，且隨著通訊系統的發展，如何 去獲得精準的振盪頻率是很重要的 ，數位頻率合成器 DDS/DDFS 是新 一代無線應用 RF/IF IC 的核心，這種頻率合成器和混頻器一起用在 超外差無線電接收機中，可以替代本機振盪器作為從 RF 載波或 IF 中 頻中提取調制信號 ，且在無線通訊系統如TDMA/CDMA 數位系統或無線 區域網中是一個相當重要快速頻率切換器。DDFS 也許提供了一個線 性相位及非常好的頻率位移且低消秏功率，是適合在 IS-94 ，IS-95 ， GSM ，DCS ，DCS-1800 ，CDPD 等系統。 所以我們需要去設計一個可以提供快速調整、精確、且寬頻高的 頻率產生器。我們的目標是去建構一個可以快速產生輸出頻率與高解 析度的頻率產生器。為了得到更佳的頻率解析度, 我們並不使用傳統 的頻率產生器架構如圖(二)(鎖向迴路頻率產生器) ，而使用了直接數 位式的方式來實現頻率產生器。藉由使用直接數位式頻率產生器，它 使得我們更容易的達成我們的設計目標 ，因為它本身有快速轉換、高 解析度、小面積與低功率的特性。 圖(二) 鎖向迴路頻率產生器 三、ADPLL 之概述 3.1 全數位鎖相迴路[5][6] 基本構如圖(三) ，是由全部數位電路所組成的，包含了相位偵測 器(Phase Detector, PD) 、UP/DP Counter(迴路濾波器) 、數位控制 振盪器(Digital Controlled Oscillator, DCO)所構成。 圖(三) 全數位鎖相迴路構架 整個系統的操作程序為PD 對DCO 輸出信號Fi的正緣端或負緣端 與 Fr的正緣端或負緣端做比較，當 Fi的正緣端超前 Fr的正緣端時 輸出 DN 的訊號，反之則輸出UP 訊號；而 UP/DP Counter就將這些訊 號記錄起來，UP 訊號信多則控制字元變大，DN 訊號信多則控制字元 變小。這些控制字元輸進DCO 中，用以決定DCO 的振盪頻率，DCO 依 此字元所產生信號 Fi再回授到PD 中重新與輸入訊號做比較，藉此不 斷的改 DCO 的控制字元，使輸入訊號與 DCO 輸出訊號間的頻率相位差 縮至最小當達成鎖定動作時PD 輸出的 UP 與 DN 訊號皆為零。 3.2 相位頻率偵測器[5][6] 鎖相迴路第一個元件，輸入端為輸入信號與回授信號，輸出端則 連接至充放電幫浦的UP 和 DN 端，相位頻率偵器會比較輸入與回授信 號頻率與相位的快慢而調整UP 和 DN 端的輸出，讓充放電幫浦產生充 電或放電的訊號以控制震盪器的頻率輸出，一直到輸入與回授訊號的 相位頻率相等而達到鎖定。 3.3 充放電幫浦與迴路濾波器[5][6] 相位頻率偵測器之數位性的輸出反應在充電幫浦的類比性輸出 電壓上，若輸入訊號領先了回授訊號，則充電幫浦電壓值會上升，反 之落後則下降，相等則不變。而迴路濾波器為一個低通濾波器，其功 能在過濾充放電幫浦輸出高頻部分，雜訊及保持鎖相迴路的鎖定狀 態，在鎖定的過程中，動作太快或太慢、補正過度或不足，均由迴路 濾波器的時間常數來決定。 3.3 圖(三)中DCO 將以 NCO 來取代 [1][2][3][4] 類比的信號在調變時，將本地振盪器的信號利用混頻器(Mixer)與 信號做調變，亦可將信號解調出來處理，這一般類比信號常常使用的 調變/解調方法。然而對數位信號而言，是否也能如同類比混頻器及 本地振盪器 LO (Local Oscillator)一樣的電路功能呢?也即是如何 設計一