第六章 时序逻辑电路.pptVIP

8位CMOS寄存器74HC374的功能表 高阻 H H ↑ H 高阻 L L ↑ H 存入数据，禁止输出 H H ↑ L 对应内部触发器的状态 L L ↑ L 存入和读出数据 Q0~Q7 DN CP 输出 内部触发器 输 入 工作模式 2、移位寄存器 移位寄存器是既能寄存二进制代码或数据，又能在时钟脉 冲的作用下使二进制代码或数据向高位或向低位移动的逻 辑功能部件。 按移动方式分 单向移位寄存器 双向移位寄存器 左移位寄存器 移位寄存器的逻辑功能分类 移位寄存器的逻辑功能 右移位寄存器 (基本移位寄存器) (1)、基本移位寄存器 (a). 电路 串行数据输入端 串行数据输出端 并行数据输出端 用D触发器构成的4位移位寄存器 D3=Q2n D1=Q0n D0=DSI Q0n+1=D0=DSI Q1n+1 =D1 = Q0n Q2n+1 =D2 =Q1n Q3n+1 =D3 = Q2n 时序电路的激励方程组： 时序电路的状态方程组： (b). 工作原理 D2=Q1n N3 N2 N1 N0 ？ 1 0 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 FF0 FF1 FF2 FF3 1TCP 后 2TCP后 3TCP 后 4TCP后 1 1 0 1 1 Q0n+1=DSI Q1n+1 = Q0n Q2n+1 =Qn1 Q3n+1 =Qn2 1101 DSI =1101 经过4个CP脉冲作用后，从DSI 端串行输入的数码就可以从Q0 Q1 Q2 Q3并行输出。 串入?并出 经过8个CP脉冲作用后，从DSI 端串行输入的数码就可以从DSO 端串行输出。 串入?串出 (c)、基本移位寄存器的典型集成电路 8位移位寄存器74HC/HCT164 内部逻辑图 (2)、多功能双向移位寄存器 (a). 工作原理 高位移向低位----左移 低位移向高位----右移 多功能移位寄存器工作模式简图 实现N位多功能双向移位寄存器的一种方案(仅以FFm为例) S1S0=00 不变 S1S0=01 低位移向高位：右移 对于数据选择器： 高位移向低位：左移 S1S0=10 S1S0=11 并行输入 功能表 CMOS 4位双向移位寄存器74HC/HCT194 (b). 双向移位寄存器的典型集成电路 74HC/HCT194 的功能表 7 DI3 DI2 DI1 DI0 DI3* DI2* DI1* DI0* ↑ × × H H H 6 H × × × × ↑ H × L H H 5 L × × × × ↑ L × L H H 4 H × × × × ↑ × H H L H 3 L × × × × ↑ × L H L H 2 × × × × × × × L L H 1 L L L L × × × × × × × × × L DI3 DI2 DI1 DI0 左移DSL 右移DSR S0 S1 行 并行输入 时钟 CP 串行输入 控制信号 清零 输 出 输 入 清0 保持 右移 左移 并行输入 2、计数器的分类 按脉冲输入方式，可分为同步计数器和异步计数器 按进位体制(编码)，可分为二进制计数器、二-十进制计数器和任意进制计数器 按逻辑功能(数值增减)，可分为加法、减法和可逆计数器 1、计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲及其他时序信号等。 6.5.2 计数器 3、计数器的模：即计数器的状态数 同步计数器 异步计数器 加计数器 减计数器 可逆计数器 二进制计数器 非二进制计数器 十进制计数器 任意进制计数器 加计数器 减计数器 可逆计数器 二进制计数器 非二进制计数器 十进制计数器 任意进制计数器 …… …… (1). 异步二进制加计数器(以4位异步二进制加计数器为例) ① 工作原理 1、二进制计数器 异步二进制加计数器 同步二进制加计数器 逻辑图 结论: 不仅可以计数也可作为分频器。 时序图 由时序图可得到其作为二进制加计数器的逻辑功能。 同时: 如考虑每个触发器都有1tpd的延时，电路的时序图会怎样？ 为了保证计数器能正确地进行计数，异步计数脉冲的周期应满 足 Tcpntpd。（n为位数） 中规模集成电路74HC/HCT393中集成了两个4位异步二进制计数器。在 5V、25℃工作条件下，74HC/HCT393中每级触发器的传输延迟时间典型值为6ns。 74HC/HCT393的逻辑符号 ② 典型集成电路 (2). 同步二进制加计