数电第五版阎石第五章课后习题及答案x.pptx

第五章;【题5.1】 画出图P5.1由与非门组成的SR锁存器输出端Q,Q’的电压波形，输入端 , 的电压波形如图中所示。解：见图A5.1.;;【题5.4】图P5.4所示为一个防抖动输出的开关电路。当拨动开关S时，由于开关触点接通瞬间发生振颤 , 和 的电压波形如图中所示，试画出Q,Q’端对应的电压波形。;解：见图A5.4.;【题5.5】 在图P5.5电路中，若CLK,S,R的电压波形如图中所示，试画出Q和Q’端与之对应的电压波形。假定触发器的初始状态为Q=0.;解：见图A5.5.;【题5.7】若主从结构SR触发器各输入端的电压波形如图P5.7中所给出，试画出Q,Q’端对应的电压波形。设触发器的初始状态为Q=0.;解：根据SR触发器逻辑功能的定义和脉冲触发方式的动作特点（主从结构触发器属于脉冲触发方式），即可画出如图A5.7所示的输出电压波形图。;【题5.8】 在脉冲触发SR触发器???路中，若S,R,CLK 端的电压波形如图P5.8所示，试画出Q,Q’端对应的电压波形。假定触发器的初始状态为Q=0.;解：根据SR触发器逻辑功能的定义及脉冲触发方式的动作特点，即可画出图A5.8中Q和Q’的电压波形。;【题5.9】 若主从结构SR触发器的CLK,S,R, 各输入端电压波形如图P5.9所示， =1，试画出Q,Q’ 端对应的电压波形。;解：根据SR触发器逻辑功能的定义及脉冲触发方式的动作特点，即可画出Q,Q’的电压波形，如图A5.9所示。;【题5.11】已知脉冲触发JK触发器输入端J,K和CLK的电压波形如图P5.11所示，试画出Q,Q’端对应的电压波形。设触发器的初始状态为Q=0.;解：根据JK触发器逻辑功能的定义及脉冲触发的动作特点，画出的Q,Q’端电压波形如图A5.11。;[题5.12] 若主从结构JK触发器CLK, , ,J,K端的电压波形如图P5.12所示，试画出Q,Q’端对应的电压波形。;解：根据JK触发器逻辑功能的定义及脉冲触发方式的动作特点，画出的Q,Q’ 端电压波形如图A5.12。;【题5.14】已知维持阻塞结构D触发器各输入端的电压波形如图P5.14所示，试画出Q,Q’端对应的电压波形。;解：根据D触发器逻辑功能的定义及维持阻塞结构所具有的边沿触发方式，即可画出Q和Q’的电压波形如图A5.14。;【题5.15】已知CMOS边沿触发方式JK触发器各输入端的电压波形如图P5.15所示,试画出Q,Q’端对应的电压波形。;解：根据JK触发器逻辑功能的定义和边沿触发方式的动作特点，画出的Q,Q’ 端电压波形如图A5.15。;【题5.18】设图P5.18中各触发器的初始状态皆为Q=0，试画出在CLK信号连续作用下各触发器输出端的电压波形;解：根据每个触发器的逻辑功能和触发方式，画出输出端Q的电压波形，如图A5.18。;[题5.20] 在图P5.20电路中已知输入信号 的电压波形如图所示，试画出与之对应的输出电压 的波形。触发器为维持阻塞结构，初始状态为Q=0 。（提示：应考虑触发器和异或门的传输延迟时间。）;解：当 =0 ，Q=0时，异或门的输出 等于0. 变为高电平以后， 也变成高电平。因为 也是触发器的时钟输入端，所以经过触发器的延迟时间后，Q端被置为1状态；再经过异或门的传输延迟时间， 回到低电平。因此， 高电平持续时间等于触发器的传输延迟时间与异或门的传输延迟时间之和。 从高电平跳变成低电平以后电路的工作过程与上述过程类似。这样就得到了图A5.20的 电压波形。;【题5.21】 在图P5.21所示的主从JK触发器电路中，CLK 和 A 的电压波形如图中所示，试画出 Q 端对应的电压波形。设触发器的初???状态为 Q = 0.;解：在CLK =1期间主从JK触发器的主触发器接收输入信号。若此期间出现 A = 1 的信号，则主从触发器被置1，在CLK变为低电平后，从触发器随之被置1，使输出为Q=1.而当CLK回到高电平以后与非门的输出变为低电平，于是又通过异步置0 端R将触发器置0.这样我们就得到了图A5.21的波形图。 利用这个电路可以监视在CLK=1期间A端是否有高电平信号输入。如果A端有高电平输入信号，则Q端给出一个正脉冲；如果A端没有输入信号，则Q端始终为0.