第5章 时序逻辑电.pptVIP

第5章 时序逻辑电路 5.1 时序逻辑电路的分析 5.2 寄存器（Register） 5.3 计数器（Counter） 5.4 移存型计数器 5.5 计数器应用 5.6 时序逻辑电路的设计方法 其中： X（x1，x2，…xi）为外部输入信号； Z（z1，z2，…zj）为输出信号； W（w1，w2，…wk）为存储电路输入信号，同时是组合逻辑电路的部分输出信号； Y（y1，y2，…yl）为存储电路的输出信号，同时是组合逻辑电路的部分输入信号。 时序逻辑电路的各种信号之间存在一定的逻辑关系： 根据电路状态转换的不同情况，时序逻辑电路分为同步时序逻辑电路（Synchronous Sequential logic circuit）和异步时序逻辑电路（Asynchronous Sequential logic circuit）两类。 同步时序逻辑电路中，所有触发器的时钟脉冲信号输入端连在一起，在同一个时钟脉冲信号CP作用下，满足翻转条件触发器的状态同步翻转。即触发器状态的更新和时钟脉冲信号CP同步。 异步时序逻辑电路中，时钟脉冲信号只能触发部分触发器，其余触发器由电路内部信号触发。因此，具备翻转条件的触发器状态的翻转有先后顺序，并不都与时钟脉冲信号CP同步。 同步与异步的区别 5.1 时序逻辑电路的分析 5.1.1 同步时序逻辑电路的分析 1.写出各类方程式（组），主要包括以下三种方程。 a．驱动方程；b．状态方程；c．输出方程。 2.列状态转换真值表，画状态转换图。 3.检查电路自启动能力。 4.画出电路时序图。 5.电路逻辑功能的分析确定。 【例5.1】 试分析下图所示时序逻辑电路。 解 根据该电路CP时钟脉冲信号的连接方式可知，这是一个同步时序逻辑电路。（1）首先求出各类方程。 驱动方程： 状态方程：由JK触发器的特征方程可知， 输出方程： （2）列出状态转换真值表，画出状态转换图。 电路状态转换图如下。圆圈中的 表示电路的状态，X/Y表示此时电路的输入/输出状态。由于该电路没有输入信号X，所以斜线左侧数值空缺。 （3）检查电路自启动能力。由电路知，该电路存储电路有两位触发器组成，所以该电路的工作状态数有22=4 个。该电路在CP脉冲的作用下，状态在00→01→10→00之间循环，共有三个状态，称其为该电路的有效状态；另外一个状态11称为无效状态。 对于该电路，如果电路进入11状态，在CP脉冲信号的作用下，可以通过00状态而重新进入有效状态，所以该电路具备自启动能力。 （4）画出电路时序图。设电路的初始状态为 ，各触发器及电路输出状态的变化如下。 （5）分析确定电路的逻辑功能。 观察电路的状态转换真值表和状态转换图，电路具有三个有效状态，且在10→00时，输出一个进位信号1。所以这是一个可以自启动的同步三进制计数器电路。 【例5.2】 试分析下图所示时序逻辑电路。 解 由电路知，这是一个同步时序逻辑电路。（1）先求出各类方程。 驱动方程： 状态方程： 输出方程： （2）列出状态转换真值表。 当输入变量X=1时： 画出电路状态转换图如下 （3）检查电路自启动能力。由以上分析，在输入X=0和X=1的情况下，电路均具有自启动能力。 （4）画出电路时序图。设电路的初始状态为 ，输入信号X的波形如下，画出各触发器及电路输出状态的变化如下图所示。 （5）分析确定电路的逻辑功能。X=0时，该电路为具有自启动能力的同步四进制计数器电路；X=1时，该电路为具有自启动能力的同步七进制计数器电路。 5.1.2 异步时序逻辑电路的分析 【例5.3】 试分析下图所示时序逻辑电路。 解 由图知，触发器FF1的CP时钟脉冲信号并不是取自外加CP信号，而是将前级FF0的输出信号Q作为它的时钟脉冲信号。所以，这是一个异步时序逻辑电路。 分析异步时序逻辑电路，在列方程时，要将触发器的时钟方程考虑在内。注意各触发器的CP端是否有CP时钟信号所需要的跳变沿，只有当跳变沿到达时，相应的触发器才能翻转，否则触发器将保持原状态不变。 （1）求出各类方程。 时钟方程： 驱动方程： 状态方程： 列出状态转换真值表。 电路状态转换图如下 （3）检查电路自启动能力。 经检查，任一无效状态，在CP脉冲作用下，均可以返回到有效状态中，所以该电路能够自启动。 （