基于FPGA的数字中频接收系统.docVIP

PAGE PAGE 1 文章编号：1009-8119（2006）01-0043-02 基于FPGA的数字中频接收系统 赵国栋 郭德淳 （北京理工大学信息科学技术学院，北京 100081） 摘 要 对基于软件无线电的数字中频接收系统进行了讨论，对基于FPGA的数字下变频模块进行了优化设计，并给出了具体设计方案。 关键词 软件无线电，数字中频，数字下变频器，FPGA，DDC Digital Intermediate Frequency Receiving System Based on FPGA Zhao Guodong Guo Dechun （School of Information and Science，Beijing Institute of Technology，Beijing 100081） Abstract In this paper，some techniques in digital intermediate frequency receiving system were introduced。The DDC based on FPGA is studied, and one specific design is given too. Keywords Software radio，Digital intermediate frequency，CIC，FPGA，DDC 1 引言 软件无线电技术是现代无线电技术领域的一次革命，它不仅是军事研究的课题，而且已成为当前新一代无线通信系统的关键技术。软件无线电的核心思想是构造一个具有开放性、标准化、模块化的通用硬件平台，将各种功能，如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成，并使宽带A/D转换器尽可能靠近天线，以研制出具有高度灵活性、开放性的新一代无线通信系统[1] 软件无线电技术极大地促进了数字中频接收技术的发展。数字中频接收系统采用宽带中频结构，对信号在中频进行宽带数字化处理，不仅在一定程度上简化了接收机前端电路设计，而且配以后续的数字化处理，具有更好的波形适应性、信号带宽适应性以及可扩展性，是近期最为可行的一种设计方案。 2 数字中频接收系统 数字中频接收系统的框图如图1所示。 ADC数字下变频及抽取滤波DSP+软件中频输入基带信号 ADC 数字下变频及抽取滤波 DSP +软件 中频输入 基带信号 图1 数字中频接收系统 中频采样由高速ADC来完成，由于中频数字接收系统是对信号在中频进行数字化，因此选用带通欠采样（相对于载波信号）的方法，用相对较低的采样速率来反映信号的特性，不仅可以大大降低采样速率，同时还可以完成频谱下搬移的过程，在很大程度上减少了后面DSP芯片信号处理的负担。 A/D采样之后的数字信号速率非常高，要从这些高速信号中得到有用的基带信号，需要有效地对其进行数字下变频、抽取、滤波等处理，这些功能可以采用现场可编程门阵列（FPGA）来实现。FPGA具有较高的处理速度和较高的稳定性，同时又具有设计灵活、易于修改和维护的优点，可以适应不同的系统的要求，采用灵活的结构满足不同的需要，提高了系统的适用性及可扩展性。 专用数字信号处理器（DSP）主要是通过软件来实现数字基带信号处理以及比特流控制、编码解码等高速的数据交换和处理功能。DSP的运算速度和精度决定着系统的数据处理能力，同时也会对整个系统的性能和结构产生重要的影响。 在本文所设计的中频数字化接收系统中，输入信号为中频70MHz，带宽2MHz，A/D转换器采用AD公司的AD6645,采样精度14位，采样频率60MHz，数字下变频模块将其转换为正交数字基带信号，并实现10倍抽取，输出的6MHz速率数据送入专用数字信号处理器进行基带数字信号处理。 3 基于FPGA的数字下变频及抽取滤波设计 数字下变频克服了模拟下变频中存在的混频器的非线性和模拟本振的频率稳定度、边带、相位噪声、温度漂移、转换速率等问题，其频率步进、频率间隔也具有理想的特性，因而得到了广泛应用[1]。数字下变频原理框图如图2所示。 五级CIC滤波器补偿滤波器半带滤波器 图4 多级抽取滤波整体方案 五级CIC滤波器 补偿滤波器 半带滤波器 图4 多级抽取滤波整体方案 抽取滤波 抽取滤波 NCO 图2 数字下变频框图 3.1 数控振荡器（NCO） 数控振荡器（NCO）是决定数字下变频（DDC）的性能的主要因素之一。NCO的目标是产生频率可变的正交正、余弦样本，在FPGA中，NCO采用直接数字频率合成（DDS）的方法来实现，其基本结构如图3所示[2]。 CLK量化正余弦查找表 CLK相位偏置相位累加器图3 NCO实现结构框图NCO由相位累加器、相位加法器和正余弦查找表组成。相