电路电子技术常用组合逻辑电路介绍.ppt

例8-10 设X、Z均为3位二进制数，X为输入，Z为输出，要求二者之间有下述关系：当3≤X≤6时，Z = X+1；X＜3时，Z = 0；X＞6时，Z = 3。 试用一片3/8线译码器构成实现上述要求的逻辑电路。 解 （1）按题意列出真值表，如表8-12所示。 （2）由真值表写出输出Z的表达式。 （3）确定译码器输入逻辑变量。 令 A2A1A0 = X2X1X0 （4）写出译码器输出逻辑表达式（略）。 （5）把Z2、Z1、Z0与译码器输出逻辑表达式相比较得： （6）画出逻辑图如图8-20所示。 输 入 输 出 Z3 Z2 Z1 Z0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0