一种19v供电、8位30GSPSAD转换器设计.docxVIP

一种1. 9v供电、8位3. OGSPS A/D转换器设计 引言 随着计算机技术、多媒体技术、信号处理技术、微电子 技术的不断发展，模数(A/D)转换器的应用已经逐渐渗透 到生活中的各个领域。在许多现代先进电子系统的前端和后 端都要用到GHz以上高性能A/D转换器，以改善数字处理系 统的速度和性能，特别是诸如高端示波器、数字机顶盒、激 光多普勒测速、医疗成像系统以及包括无线电话和基站接收 机在内的现代数字通信系统应用对高速、高性能A/D转换器 的需求不断增加。这些应用对数据采集系统中的模拟输入带 宽、采样速率、信噪比等技术指标都提出了越来越高的要求, 超高速A/D转换器已经成为当前国内外研究的热点。 转换器结构及电路设计 在超高速A/D转换器的设计中，一般多采用全并行flash 结构、折叠内插式和时间交织等结构。全并行flash结构的 优点是只需单相时钟、结构设计简单以及高频性能好：缺点 是所需的比较器数目与分辨率成指数关系，因此它消耗的功 耗、占有的芯片面积和输入电容也与分辨率成指数关系，因 此全并行结构多适用于分辨率在8位以下的超高速A/D转换 器设计。 本文设计的8位精度、超髙速A/D转换器采用了新颖的 时间交织工作模式折叠内插式电路架构，其优点是在兼顾面 积和功耗的同时，可实现GHz以上的超高转换速率。转换器 整体电路结构如图1所示，四路8位精度、采样率为750MHz 的子模数转换电路按照90。的时钟相移差循环交织工作，可 以实现3. 0GHz的转换速率。 折叠内插量化电路 折叠内插量化电路模块是8位3. OGSPS A/D转换器的核 心电路，本文设计的两级级联折叠内插量化电路内部包括了 3X3倍折叠电路和3X4倍插值电路以及高速比较器电路等。 折叠技术通过对输入信号的折叠，降低比较器的数目，在本 设计中，采用3X3倍级联折叠电路使比较器数目由约256 个降低到约32个，大大节约了芯片面积和电路功耗。采用 3X3倍级联折叠，而不是一次9倍折叠有利于降低节点的寄 生电容，保证电路的高带宽。内插技术降低预放大器及折叠 电路的模块数，有利于降低量化电路的输入电容，本文设计 的转换器采用3X4倍的高插值率使输入电容降低为约1PF, 有利于采/保电路的设计，提高电路工作速度。3X4级联插 值分散了节点的寄生电容，保证了电路的高速度。预放大电 路和折叠电路，共同组成了 3级放大电路，放大了差分输入 信号，有利于降低比较器失调的影响，提高比较器的量化精 度。 宽带超高速采样/保持电路 对于8位精度的超高速A/D转换器而言，输入信号经采 样保持电路之后，可以变成一个准直流的信号，对于带宽和 动态建立精度的要求降低，有利于提高A/D转换器的速度和 精度。同时对折叠插值式ADC来说，信号将会通过粗通道和 细通道，两个通道对于信号进行并行处理，如不经过采样保 持电路，那么两个通道之间的时序差别在输出端将会产生极 大的“毛刺”效应。在信号输入端经过采样保持电路后，可 以实现两个通道的预同步，从而使双通道在时序方面保持同 步，精度提高。 本文设计了一款新型开环全差分主从式超高速采样/保 持电路结构，如图2所示。电路采用全差分结构有利于抵消 电路的偶次谐波失真和直流失调：主从式结构通过隔离运放 中较大输入电容的影响，扩展了采样电路的带宽，有利于提 高主采样电路的速度及精度。另外，在采样保持电路前端采 用内部输入驱动电路，有利于输入信号同步和隔离输入信号 噪声。输入驱动电容采用NMOS管，输出驱动电路采用PMOS 管，输入信号经历两次电平移位后相同，有利于后级电路的 接收。四路工作在750MHz采样率的子采样/保持电路模块按 0° , 90° , 180° , 270°相移时钟先后对输入信号进行依 次采样、保持，并循环交替工作，共同实现3. 0GHz的信号 采样率。 宽带模拟开关 良好的模拟输入开关是一个超高速A/D转换器实现优异 性能的基础，因此在转换器的设计中，一个高带宽、低失真 的模拟开关是必不可少的。要使开关具有低失真特性，最基 本的思想就是使得开关的栅源电压与输入信号无关，并尽可 能地消除体效应的影响。本文设计的模拟开关电路结构如图 3所示。 图3中，Nl、N2、Pl、P2、P6、P7、N9等晶体管组成了 低失真、宽带NMOs开关：其它部分用于控制开关的开启与 关断：VI、v2是直流偏置电压。电路的工作过程如下：当时 钟CLK1为高电平时，节点①为低电平，适当的vl、V2偏置 使得P9、PIO、Nil均导通，所以节点④被偏置到Vdd电位, P8管导通，使得节点③的电位近似为2Vdd,从而P7和N9 导通，并为N1和P1通路提供偏置电流，开关N2导通，最 终N2的栅源电压等于N1和P1的开启电压之和。反之，当 时钟CLK1为低电平时，节