脉冲宽度测量仪.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PAGE PAGE 2 课 程 设 计 课 程 课 程 EDA技术课程设计 题 目 脉冲宽度测量仪 院 系 电子科学学院 专业班级 电子信息工程 学生姓名 学生学号 指导教师 年 月 日 PAGE 1 目录 一、课程设计任务书 ……………………………… 1 二、总体设计思想…………………………………… 2 三、设计步骤和调试过程 ………………………… 2 四、设计电路图 …………………………………… 6 五、实验调试结果 ………………………………… 6 六、结论及心得体会 ……………………………… 6 七、参考资料 ……………………………………… 7 课程设计任务书 课程 EDA技术课程设计 题目 脉冲宽度测量仪 专业 电子信息工程 姓名 殷作鸿 学号200802000063 主要任务: 采用EDA技术,设计一个能测量脉冲信号宽度的系统。系统图如下: 基本要求: (1)脉冲信号宽度的测量精度为±1ms。 (2)脉冲信号宽度的测量范围为0~10s。 (3)调试过程中可以用按键模拟脉冲信号。 (4)测量值用5位数码管显示(可以采用静态显示)。 (5)输入信号为标准TTL电平。 (6)调试中既可以采用正脉冲,也可以采用负脉冲(任选其一)。 (7)必须先进行前仿真,并打印出仿真波形。 (8)按要求写好设计报告(设计报告内容包括:引言,方案设计与论证,总体设计,各模块设计,调试与数据分析,总结)。 一、总体设计思想 1.基本原理 根据设计要求,系统的输入信号有:系统时钟信号CLK,系统复位信号CLR,脉冲输入信号P_IN,计数输出端.当检测到P_IN端有脉冲输入时检测模块就会输出1,否则为0,输给计数模块的EN端,当各位累计到9时,会向十位进位,一次类推到万位.最后由数码管显示脉冲的宽度(数码管的读数). 2.设计框图 时钟信号计数信号输入脉冲清零复位计数器检测器检测 时钟信号 计数信号 输入脉冲 清零复位 计数器 检 测 器 检测 计宽 计数 显 示 系统框图 二、设计步骤和调试过程 1、总体设计电路 (1)脉冲检测模块 当有检测到P_IN端有脉冲输入(P_IN=1)时,EN_OUT=1输送到计数器的EN端。 (2)计数模块 计数模块是对检测到的脉冲进行计数 ,计算出脉冲的宽度。 (3)译码显示模块 对输入的脉冲宽度进行显示出来。 三、模块设计和相应模块程序 检测程序 library ieee; use ieee.std_logic_1164.all; entity jiance is port( P_IN : in std_logic; EN_OUT: out std_logic); end jiance; architecture behave of jiance is begin process (P_IN) begin if(P_IN=1) then EN_OUT=1; 实现检测,若有脉冲就输出为1 else EN_OUT=0; ,否则为0 end if; end process; end behave; 计数程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cout10 is port(EN:in std_logic; CLK:in std_logic; CLR:in std_logic; CQ:out std_logic; Qout:BUFFER std_logic_vector(3 downto 0) ); end cout10; architecture art of cout10 is begin U1:process(CLK,CLR,EN,QOUT) Begin if CLR=1 then Qout=0000; elsif CLKEVENT and CLK=1 then if EN=1 then if Qout=1001 then Qout=0000; else Qout=Qout+1; end if; end if ; e

文档评论(0)

wx171113 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档