8位模型机设计－指令系统及通用寄存器设计.docx

东北大学秦皇岛分校 计算机与通信工程学院 计算机组成原理课程设计 专业名称 计算机科学与技术 班级学号 学生姓名 指导教师 设计时间 2014.12.22~2015.1.2  课程设计任务书 专业：计算机科学与技术 学号： 学生姓名（签名）： 设计题目：8位模型机设计－指令系统及通用寄存器设计 一、设计实验条件 综合楼808实验室 二、设计任务及要求 总的设计目标是：设计一个8 位的模型机，其组成为： 总线结构:单总线，数据总线位数8位、地址总线8位； 存储器:内存容量64K*8bit 控制器:用硬联线控制器实现26位微操作控制信号 运算器:单累加器，实现加、减等8种操作 外设： 输入：用开关输入二进制量 输出：7段数码管和LED显示 指令系统规模：64 条指令，7种类型，5种寻址方式 本组任务是： 设计12、15、22、32号指令； 模型机的通用寄存器R1设计； BCD编码器的设计。 三、设计报告的内容 设计题目与设计任务（设计任务书） 设计内容如下： 指令系统设计： ADDC A, #II 将立即数II加入累加器A中带进位 SUB A, EM 从A中减去存储器EM地址的值 AND A, @R? 累加器A“与”间址存储器的值 MOV A, #II 将立即数II送到累加器A中 模型机硬件设计：通用寄存器R1 逻辑电路设计：BCD码编码器 前言（绪论）(设计的目的、意义等) 融会贯通计算机组成原理课程的内容，通过知识的综合运用，加深对计算机系统各个模块的工作原理及相互联系的认识； 学习运用VHDL进行FPGA/CPLD设计的基本步骤和方法，熟悉EDA的设计、模拟调试工具的使用，体会FPGA/CPLD技术相对于传统开发技术的优点； 培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验。 设计主体（各部分设计内容、分析、结论等） 【系统设计】 模型机逻辑框图 图1 模拟机整体逻辑框图 图2 XCV200芯片引脚 图3 CPU逻辑框图 指令系统设计 No.12： ADDC A, #II 将立即数II加入累加器A中带进位 助记符： ADDC A, #II 类型： 算数运算指令 寻址方式： 立即数寻址 指令格式： 第一字节 001011XX 第二字节 立即数 No.15： SUB A, EM 从A中减去存储器EM地址的值 助记符： SUB A, EM 类型： 算数运算指令 寻址方式： 存储器直接寻址 指令格式： 第一字节 001110XX 第二字节 存储地址 No.22： AND A, @R? 累加器A“与”间址存储器的值 助记符： AND A, @R? 类型： 算数运算指令 寻址方式： 寄存器间接寻址 指令格式： 第一字节 010101XX No.32： MOV A, #II 将立即数II送到累加器A中 助记符： MOV A, #II 类型： 数据传送指令 寻址方式： 立即数寻址 指令格式： 第一字节 011111XX 第二字节 立即数 微操作控制信号 1.XRD：外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设 读数据。 2.EMWR程序存储器EM写信号。 3.EMRD：程序存储器EM读信号。 4.PCOE： 将程序计数器PC的值送到地址总线ABUS上(MAR)。 5.EMEN：将程序存储器EM与数据总线DBUW接通，有EMWR和EMRD决 定是将DBUS数据写到EM中，还是从EM中读出数据到DBUS 。 6.IREN： 将程序存储器EM读出的数据打入指令寄存器IR。 7.EINT： 中断返回时清除中断响应和中断请求标志，便于下次中断。 8.ELP： PC打入允许，与指令寄存器的IR3,IR2位结合，控制程序跳转。 9.FSTC： 进位置1，CY=1。 10.FCLC：进位置0，CY=0。 11. MAREN：将数据总线DBUS上的地址打入地址寄存器MAR。 12.MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 13.OUTER：将数据总线DBUS上的数据送到输出端口寄存器OUT里。 14.STEN：将数据总线上的数据存入对战寄存器T中。 15.RRD：读寄存器组R0-R3，寄存器的选择有指令的最低两位决定。 16.RWR：写寄存器组R0-R3，寄存器的选择有指令的最低两位决定。 17.CN：决定运算器是否带进位移位，CN=1带进位，CN=0不带进位 18.FEN：将标志位存入ALU内部的标志寄存器。 19.WEN：将数