DSP5-F28335中断系统及定时器.pdf

  1. 1、本文档被系统程序自动判定探测到侵权嫌疑,本站暂时做下架处理。
  2. 2、如果您确认为侵权,可联系本站左侧在线QQ客服请求删除。我们会保证在24小时内做出处理,应急电话:400-050-0827。
  3. 3、此文档由网友上传,因疑似侵权的原因,本站不提供该文档下载,只提供部分内容试读。如果您是出版社/作者,看到后可认领文档,您也可以联系本站进行批量认领。
查看更多
全国教育科学“十一五”规划课题研究成果 《DSP控制器原理与应用教程》 基于TMS320F28335 & CCS5 主编 李全利 马骏杰 张思艳 高等教育出版社2016.11 第五章 F28335中断系统及定时器 (一)、F28335的中断系统 (二)、F28335的CPU定时器 (三)、中断和CPU定时器应用示例 (一)、F28335的中断系统 一、F28335中断系统结构 二、PIE外设中断扩展模块 三、非屏蔽中断 一、F28335中断系统结构 2 外设(SPI,SCI,McBSP,CAN,I C ) 1、中断管理机制 DMA Clear (ePWM,eCAP,eQEP,ADC) WDINT WAKEINT 看门狗 Sync 低功耗模式 外设级 SYSCLKOUT LPMINT DMA 各中断源使能 断 XINT1 X INT1 中断控制 锁存 U … M 中 XINT1 PIE 个 XINT1CR [15:0] ADC INT12 6 PIE级 9 XINT1CTR [15:0] GPIOXINT1SEL (4:0) DMA 支持96个,分12组

文档评论(0)

ma982890 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档