AES算法的超简化FPGA实现方法Very Compact FPGA Implementaton of the AES Algorthm.pdfVIP

AES 算法的超简化FPGA 实现方法 Very Compact FPGA Implementation of the AES Algorithm 美国乔治梅森大学Pawel Chodowiec Kris Gaj 著 上海电力学院电子与信息工程学院 李名扬 译 摘要：介绍了一种用于实现128 位秘钥AES 算法的简化FPGA 架构，其主要针对低成本的嵌 入式应用程序。该设计仅使用222 Slices 和3 Block RAMs 这样一个小资源就能完成加密、解 密和密钥编排等工作，很容易符合Xilinx 公司的 Spartan II XC2S30 这种低成本 FPGA。该实现 方法能以150Mbps 的吞吐率对数据流进行加密和解密，可以满足包括无线通讯在内的绝大 多数嵌入式应用程序的需求。探究了Spartan II 系列FPGA 能够实现简化逻辑的具体特性， 并介绍了一种采用共享逻辑资源实现列混合变换和逆列混合变换的新方法。 1 介绍 2001 年美国国家标准和技术研究所(NIST)采用了 Rijndael 算法作为新的高级加密标准 (AES) [29]，从而