_锁存器和触发器.ppt

模拟与数字电路 — 锁存器和触发器(1) 模拟与数字电路Analog and Digital Circuits 11_锁存器和触发器 (1) * 模拟与数字电路 — 锁存器和触发器(1) * 内容提纲 时序逻辑电路特点 锁存器 基本SR锁存器 门控SR锁存器 D锁存器 触发器 * 模拟与数字电路 — 锁存器和触发器(1) * 时序逻辑电路 任意时刻电路的输出不仅与该时刻的输入有关，还与之前的输入有关 时序电路结构特点：含有记忆电路和反馈路径 记忆单元电路：锁存器和触发器 记忆电路 组合 电路 输入 输出 时钟 * 模拟与数字电路 — 锁存器和触发器(1) * 时钟信号 周期性的脉冲信号，也称时钟脉冲(CP)，简称时钟，用于控制记忆单元状态更新的时机 参数：周期T，频率 f ，脉冲宽度tW ，占空比q 有效时机：高电平、低电平、上升沿或下降沿 CP 上升沿 下升沿 T tW 低电平 高电平 * 模拟与数字电路 — 锁存器和触发器(1) * 锁存器和触发器 具有记忆功能的逻辑单元电路，是构成时序电路的基石，又称为记忆单元、存储单元或状态单元 两者共同点：记忆功能 具有两个能自行保持的稳定状态，可用来存储一位二值信息 在输入信号作用下可更新状态 两者不同点：更新时机 锁存器对时钟的电平敏感，在有效电平期间更新状态 触发器对时钟的边沿敏感，在有效边沿瞬间更新状态 D