- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
modelsim调用altera仿真库方法总结
Modelsim仿真方法总结 Modeling仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真。Modelsim各版本的使用方法大体一致,Modelsim仿真主要分为前仿真和后仿真。下面来具体介绍modelsim的仿真方法,涉及quartus-modelsim联合仿真的差异会特别提示。 前仿真与后仿真说明 前仿真 前仿真也称为功能仿真、行为仿真。旨在验证电路的功能是否符合设计要求,其特点是不考虑延迟,主要验证电路与理想情况是否一致。前仿真需要用到RTL级代码(由源代码经过综合后产生)与Testbench。 )后仿真 后仿真也称为时序仿真或者布局布线仿真。是指在电路已经映射到特定的工艺环境以后,综合考虑门延迟与线延迟的影响,验证电路在一定的时序条件下是否存在时序违规以及能否满足设计构想的过程。需要用到的文件是——从布局布线结果中抽象出来的门级网表、testbench和后缀名为sdo或者sdf的标准时延文件。 注:扩展名为sdo和sdf的标准时延文件包含门延迟与实际布线延迟,能较好的反应芯片的实际工作情况。 二)modelsim仿真主要有以下几个步骤: 建立库并映射库到物理目录; 编译源代码执行仿真; 解释: ①库:modelsim中有两类仿真库。一种是工作库,默认名为work;另一种是资源库。Work库中存放当前工程下所有已经编译过的文件,所以编译前一定要建立一个work库。资源库存放work库中已经编译文件所要调用的资源,这样的资源可能有很多,它们被存放在不同的资源库内。 映射库用于将已经预编译好的文件所在目录映射为一个modelsim可识别的库。建立库 在执行一个仿真前先建立一个单独的文件夹,将操作对象文件放在该文件夹下面。然后启动modelsim软件将modelsim当前路径改动到此文件下。修改方法是File>ChangeDirectory。 注意:上面说的是独立运行modelsim仿真的情况。当采用quartus联合modelsim仿真时,在quartus里面设置第三方EDA仿真工具后,编译成功会自动在quartus工程 目录下面创建一个simulation\modelsim的文件夹,此文件夹等同于独立运行moddelsim仿真时最先建立的文件夹。另quartus联合modelsim仿真,modelsim默认路径即为其自动创建文件夹simulation\modelsim下,不必人为更改。 启动modelsim后,建立仿真库。点击filenewlibrary,出现对话框,选择anewlibraryandalogicalmappingtoit(已默认),在libraryname中输入要创建库的名称。 总结步骤为:启动modelsim--点击file--changdirectory(如需更改路径的话);再file--new----library,进行相关设置。即可。 )编写源代码及testbench; 在编写目标测试文件(testbench)之前,我们先写完目标文件,把它编译进工作库。。源代码的编写就不用介绍了,下面介绍编写testbench的两种方法。 A)可以在modelsim内直接编写测试文件,而且modelsim提供各种testbench模板,我们只需更改其中小部分即可。在modelsim中执行File>New>Source>Library或者直接点新建文件,会出现一个verilog,点Next。可以指定Testbench的名称以及要编译到的库等,此处我们使用默认设置直接点Finish。这时在Testbench内会出现对目标文件的各个端口的定义还有调用函数接下来,设计者可以自己往Testbench内添加内容了,我们只需更改其中的少量部分,即可完成testbench,然后保存为.v格式即可。按照前面的方法把Testbench文件也编译到工作库中。 B)在Quartus内编写并编译Testbench,之后将Testbench和目标文件放在同一个文件夹下,按照前面的方法把Testbench文件和目标文件都编译到工作库中之后。 另如果在工作库中没有该文件(在Testbench文件没有端口的情况下),则在Simulate——StartSimulate卡片中去掉优化选项Enableoptimization之后再重新编译,即可在工作库中找到该文件。 三)执行仿真 )前仿真 前仿真相对来说简单些,在执行到上面一步,把需要的文件编译到作库后,我们只需点simulation>startsimulation或快捷按钮。会出现startsimulati
文档评论(0)