组合逻辑电路 (2).pptVIP

第11章 组合逻辑电路 11.1 数制与编码 11.2 基本逻辑运算 11.3 集成逻辑门电路 11.4 组合逻辑电路 11.5 编码器 11.6 译码器和数字显示 11.1 数制与编码 11.2 基本逻辑运算 11.3 集成逻辑门电路 11.4 组合逻辑电路 11.5 编码器 11.6 译码器和数字显示 图11-18 键控8421BCD编码器 2、二进制编码器 用n位二进制码对2n个信号进行编码的电路称为二进制编码器。 三位二进制编码器有八个输入端和三个输出端，所以常称为8线-3线编码器 。 各输出的逻辑表达式为 图11-19 三位二进制编码器 用门电路实现逻辑电路，如图11-19所示。 3、优先编码器 优先编码器———允许同时输入两个及两个以上的编码信号，编码器给所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。 74148是一种常用的8线 -3线优先编码器。 其中I0～I7为编码输入端，低电平有效;A0～A2为编码输出端，也为低电平有效，即反码输出。其他功能如下: （1）EI为使能输入端，低电平有效。 （2）优先顺序为I7→I0，即I7的优先级最高，然后是I6、I5、……、I0。 （3）GS为优先编码工作标志端，低电平有效。 （4）EO为使能输出端，高电平有效。 其逻辑图如图11-20所示。 图11-20 74148优先编码器的逻辑图 二、编码器的应用 1.编码器的扩展 图11-21所示为用两片74148优先编码器串行扩展实现的16线 -4线优先编码器。 图11-21 串行扩展实现的16线 -4线优先编码器 电路的工作原理为:当片2的输入端没有信号输入，即X8～X15全为 1时，GS2= 1（即Y3= 1），EO2= 0（即EI1= 0），片1处于允许编码状态。设此时X5= 0，则片1的输出为A2A1A0=010，由于片2输出A5A1A0=111，所以总输出Y3Y2Y1Y0=1010。 当片2有信号输入，EO2= 1（即EI1= 1）时，片1处于禁止编码状态。设此时X12= 0（即片2的I4= 0），则片2的输出为A2A1A0=011，且GS2= 0。由于片1输出A2A1A0= 111，所以总输出Y3Y2Y1Y0=0011。 2.组成8421 BCD编码器 图11-22 74148组成8421 BCD编码器 图11-22所示为用74148和门电路组成的8421 BCD编码器，输入仍为低电平有效，输出为8421 BCD码。 图11-22 74148组成8421 BCD编码器 其工作原理为:当I9、I8无输入（即I9、I8均为高电平）时，与非门 G4的输出Y3= 0，同时使74148的EI= 0，允许74148工作，74148对输入I0～I7进行编码。如I5= 0，则A2A1A0=010，经门G1、G2、G3处理后，Y2Y1Y0=101，所以总输出Y3Y2Y1Y0=0101，这正好是5的8421 BCD码。 当I9或I8有输入（低电平）时，与非门 G4的输出Y3= 1，同时使74148的EI=1，禁止 74148工作，使A2A1A0=111。如果此时I9= 0，总输出Y3Y2Y1Y0=1001;如果I8=0，总输出Y3Y2Y1Y0=1000，二者正好是9和8的8421 BCD码。 译码器———将输入代码转换成特定的输出信号。 以2线 -4线译码器为例说明译码器的工作原理和电路结构。 各输出函数表达式为 一、译码器 用门电路实现2线 -4线译码器的逻辑电路如图11-23所示。 74138是一种典型的二进制译码器，其逻辑图如图11-24所示。 图11-23 2线-4线译码器的逻辑电路 图11 -24 74138集成译码器逻辑图 图11-25所示为将两片74138扩展为4线 -16线译码器。 其工作原理为:当E= 1时，两个译码器都禁止工作，输出全1;当E=0时，译码器工作。 这时，如果A3= 0，高位片禁止