第1章IC统设计概述.ppt

　　在进行芯片顶层规划的时候， 要考虑如下因素： 　　·　如何使芯片的面积尽可能地小；  　　·　各个宏（macros）/块（block）如何与PAD连接； 　·　电源方案；  　　·　引脚（PIN）方案；  　　·　分析顶层的布线信息， 通过合理地放置块， 合理地定义区域及分组， 使得连线的复杂性不会过高。  　　2. 布局布线 　　完成芯片顶层规划之后， 接下来进行布局布线。 通常， 这一阶段可分为四个步骤： 　　（1） 布局。 　　（2） 扫描链的优化。 PR工具重新对扫描链中的单元排序， 以便降低布线的复杂性。  　　（3） 时钟树的综合及布线。 由于时钟是设计中最为重要的信号线， 因此在布线时要首先布时钟线。 在通常的PR工具中， 通常将时钟树的生成、 时钟的布线作为一个单独的步骤， 称为时钟树综合。  　　（4） 布线。 　　图1.17给出了布局布线的步骤。 图 1.17　布局布线 1.3　IC系统验证分析概述 　　究竟要设计什么样的电路? 如何保证制造出的电路和原来的设计一致？ 生产出的产品功耗与速度是否与预期一致？ 这些都是设计者必须要面对的问题。  　　现在的IC系统异常复杂， 设计时容易出错， 同时应用往往对它的可靠性要求极高。 为了验证IC系统是否正确， 人们提出了种种验证方法， 期望借助EDA工具的帮助， 尽可能地找出错误。 