西安石油大学电子工程学院DSP原理及应用课件 第三章.pptVIP

5.串行口的数据传输方式 第三章 TMS320C3x系列DSP处理器结构 3.7 外围设备 3.7.2串行口 固定爆发传输方式时序图 固定标准方式： 条件：R/XVAREN=0(固定数据速率);R/XFSM=0(标准方式) 特点: 1）字节间首尾相接，每个字开始前都需要一个帧同步信号； 2）使用内部产生的FSX，通过加载DXR?启动发送，从DXR被加载到FSX出现，大约有2.5个CLKX周期的延迟，因此DSR加载要提前3个CLK周期； 3）对于使用外部FSX:数据传输由FSX启动,也需要2.5个CLK周期的延迟才能保证FSX作用DXR，因此DSR加载要提前3个CLK周期； 4）传输每一次都会产生一个XINT和一个RINT，XINT表明XSR已经从DXR中加载了，可重新加载DXR。RINT表明整个字已经被接收并且传输到DRR中，意味着可以读DRR了。 5）传输终止：间断帧同步脉冲，在内部FSX情况下，不加载DXR 5.串行口的数据传输方式 第三章 TMS320C3x系列DSP处理器结构 3.7 外围设备 3.7.2串行口 5.串行口的数据传输方式 第三章 TMS320C3x系列DSP处理器结构 3.7 外围设备 3.7.2串行口 固定标准传输方式时序图 固定连续方式： 条件：R/XVAREN=0(固定数据速率);R/XFSM=1(连续方式) 特点: 1）不使用帧同步脉冲的情况下完成串行口的连续传输。帧同步脉冲仅包含在第一个字的传输中，以后就不再需要帧同步脉冲 。 2）对于使用内部的FSX:通过加载DXR?启动发送，从DXR被加载到FSX出现，大约有2.5个CLKX周期的延迟，因此DSR加载要提前3个CLK周期； 3）对于使用外部FSX:数据传输由FSX启动,也需要2.5个CLK周期的延迟才能保证FSX作用DXR，因此DSR加载要提前3个CLK周期； 4）中断发生：一旦DXR向XSR传输数据，XINT发生； 当整个字被接收并且传输到DRR后，RINT产生； 5.串行口的数据传输方式 第三章 TMS320C3x系列DSP处理器结构 3.7 外围设备 3.7.2串行口 串行口控制寄存器的地址 注意：没有808041h，808047h单元，808048h-80804ch 第三章 TMS320C3x系列DSP处理器结构 3.7 外围设备 3.7.2串行口 2.串行口控制寄存器 （1）串行口全局控制寄存器 功能：全局控制寄存器控制串行口的全局功能，并决定了串行口的操作模式。 第三章 TMS320C3x系列DSP处理器结构 3.7 外围设备 3.7.2串行口 2.串行口控制寄存器 说明 5-0 ：收、发缓冲器； 收、发移位寄存器；帧状态；通信方式 11-6： 数据传输问题； 17-12：极性控制 18-21：字长控制位 27-22：中断复位 28-31：保留位 第三章 TMS320C3x系列DSP处理器结构 3.7 外围设备 3.7.2串行口 2.串行口控制寄存器 接收缓冲器有数据么？ 发送缓冲器中数据传完了么？ 帧同步是输入还是输出？ 发送移位寄存器中有数据传么？ 接收移位寄存器中数据溢出了么？ 通信方式 第三章 TMS320C3x系列DSP处理器结构 3.7 外围设备 3.7.2串行口 bit11-6 ：解决串口数据传输， 采用什么时钟源，什么样的传输方式，帧同步的方式 第三章 TMS320C3x系列DSP处理器结构 3.7 外围设备 3.7.2串行口 bit17-12 带P极性控制位，0高电平有效，1低电平有效 bit18-21 字长控制位 第三章 TMS320C3x系列DSP处理器结构 3.7 外围设备 3.7.2串行口 bit27-22 ：中断复位 bit28-31：保留位 第三章 TMS320C3x系列DSP处理器结构 3.7 外围设备 3.7.2串行口 （2）发送端口控制寄存器 1）时钟引脚（0-3） ★ CLKX FUNC: CLKX引脚的功能控制位。为0，CLKX为通用I/O引脚。若CLKX FUNC为1，CLKX为串行口引脚。 ★ CLKX :若为0，通用输入引脚；若为1，通用输出引脚。 ★ CLKX DATOUT ：输出引脚时，显示CLKX脚上输出的数据。 ★ CLKX DATIN ：输入引脚时，显示CLKX脚上输入的数据，写对此位没有影响。 功能：发送端口控制寄存器是一个32位的寄存器，用于控制FSX、DX、CLKX三个引脚的功能。 第三章 TMS320C3x系列DSP处理器结构 3.7 外围设备 3.7.2串行口 2）数据控制位（bit4-7） DX FU