ttl电平和cmos电平的总结.docxVIP

ttl电平和cmos电平总结 　　TTL电平和CMOS电平总结　　1，TTL电平：　　输出高电平,输出低电平=，输入低电平Vih，输入低电平对于一般的逻辑电平，以上参数的关系如下：　　VohVihVtVilVol。　　6：Ioh：逻辑门输出为高电平时的负载电流。　　7：Iol：逻辑门输出为低电平时的负载电流。　　8：Iih：逻辑门输入为高电平时的电流。　　9：Iil：逻辑门输入为低电平时的电流。　　门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路、漏极开路、发射极开路，使用时应审查是否接上拉电阻或下拉电阻，　　以及电阻阻值是否合适。对于集电极开路门，其上拉电阻阻值RL应满足下面条件：　　：RL/　　其中n：线与的开路门数；m：被驱动的输入端数。　　常用的逻辑电平　　·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。　　·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列、　　系列，系列和系列。　　·5VTTL和5VCM(来自:写论文网:ttl电平和cmos电平总结)OS逻辑电平是通用的逻辑电平。　　·及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。　　·低电压的逻辑电平还有和两种。　　·ECL/PECL和LVDS是差分输入输出。　　·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。　　TTL和CMOS的逻辑电平关系　　图2－1：TTL和CMOS的逻辑电平图　　上图为5VTTL逻辑电平、5VCMOS逻辑电平、LVTTL逻辑电平和LVCMOS逻辑电平的示意图。　　5VTTL逻辑电平和5VCMOS逻辑电平是很通用的逻辑电平，注意他们的输入输出电平差别较大，在互连时要特别注意。　　另外5VCMOS器件的逻辑电平参数与供电电压有一定关系，一般情况下，Voh≥，Vih≥；Vol≤，Vil≤；噪声容限较TTL电平高。　　JEDEC组织在定义的逻辑电平标准时，定义了LVTTL和LVCMOS逻辑电平标准。　　LVTTL逻辑电平标准的输入输出电平与5VTTL逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便。LVTTL逻辑电平定义的工作电压范围是－。　　LVCMOS逻辑电平标准是从5VCMOS逻辑电平关注移植过来的，所以它的Vih、Vil和Voh、Vol与工作电压有关，其值如上图所示。LVCMOS逻辑电平定义的工作电压范围是－。　　5V的CMOS逻辑器件工作于时，其输入输出逻辑电平即为LVCMOS逻辑电平，它的Vih大约为×VCC＝左右，由于此电平与LVTTL的Voh之间的电压差太小，使逻辑器件工作不稳定性增加，所以一般不推荐使用5VCMOS器件工作于电压的工作方式。由于相同的原因，使用LVCMOS输入电平参数的逻辑器件也很少。　　JEDEC组织为了加强在上各种逻辑器件的互连和与5V逻辑器件的互连，在参考LVCMOS和LVTTL逻辑电平标准的基础上，又定义了一种标准，其名称即为逻辑电平标准，其参数如下：　　图2－2：低电压逻辑电平标准　　从上图可以看出，逻辑电平标准的参数其实和LVTTL逻辑电平标准的参数差别不大，只是它定义的Vol可以很低，另外，它还定义了其Voh最高可以到，所以逻辑电平标准可以包容LVCMOS的输出电平。在实际使用当中，对LVTTL标准和逻辑电平标准并不太区分，某些地方用LVTTL电平标准来替代逻辑电平标准，一般是可以的。　　JEDEC组织还定义了逻辑电平标准，如上图所示。另外，还有一种CMO　　S逻辑电平标准，它与上图的逻辑电平标准差别不大，可兼容。　　低电压的逻辑电平还有、、的逻辑电平。　　TTL和CMOS逻辑器件　　逻辑器件的分类方法有很多，下面以逻辑器件的功能、工艺特点和逻辑电平等方法来进行简单描述。　　TTL和CMOS器件的功能分类　　按功能进行划分，逻辑器件可以大概分为以下几类：门电路和反相器、选择器、译码器、计数器、寄存器、触发器、锁存器、缓冲驱动器、收发器、总线开关、背板驱动器等。　　1：门电路和反相器　　逻辑门主要有与门74X08、与非门74X00、或门74X32、或非门74X02、异或门74X　　86、反相器74X04等。　　2：选择器　　选择器主要有2-1、4-1、8-1选择器74X157、74X153、74X151等。　　3：编/译码器　　编/译码器主要有2/4、3/8和4/16译码器74X139、74X138、74X154等。4：计数器　　计数器主要有同步计数器7