比赛题目及评分标准.DOCVIP

PAGE 1 附件2 比赛题目及评分标准 【题目一】Xilinx哈夫曼编码 设计要求 要求对一段数据序列进行哈夫曼编码，使得平均码长最短，输出各元素编码和编码后的数据序列。 （1）组成序列的元素是[0-9]这10个数字，每个数字其对应的4位二进制数表示。比如5对应0101，9对应1001。 （2）输入数据序列的长度为256。 （3）先输出每个元素的编码，然后输出数据序列对应的哈夫曼编码序列。 电路接口 RTL级代码顶层模块名统一为HuffmanCoding，可参考电路接口与时序如下：(可以根据自身设计需求，对电路接口进行修改) module HuffmanCoding( input wire clk, input wire rst_n, input wire [3:0] data_in, input wire start, output wire output_data, output wire output_start, output wire output_done ); （1）复位之后，当start信号高有效后开始连续输入256个数据序列，data_in数据宽度为4，输入需要256个时钟周期。 （2）经过运算后，output_start信号高有效后，开始输出结果output_data。output_data信号数据宽度是1，因此输出是二进制序列。最后output_done高有效说明整个编码过程结束。 （3）output_data数据包含2个部分。先输出[0-9]这10个数字的哈夫曼编码(具体的输出格式可以自行设定)，然后输出数据序列哈夫曼编码后的序列。 评分标准： 1. TestBench 建议先用C/C++或者Matlab等高级语言实现上述哈夫曼编码设计需求，并以此为基准，作为电路仿真的TestBench。 2. 电路功能 电路功能的完成情况，包括是否满足设计要求、源代码、仿真程序和文档说明等。要求代码书写规范，可读性强。严禁抄袭，如果需要使用第三方IP或者借鉴其他人的部分源码，请注明出处。 3. 性能 评价设计的三个性能指标如下： （1）TotalCycles，即start信号与output_done之间的时钟周期数。TotalCycles越小。电路性能越高。 （2）资源占用率。电路设计完成后，统一使用Xilinx Vivado工具，目标器件为XC7A100T-1CSG324C进行综合实现，查看对应的硬件资源使用情况。资源使用越少越好。 （3）时序，即电路能够运行的最高时钟，越高越好。 【题目二】ARM SoC竞赛 HDMI HDMI HDMIDecode FIFO VideoDMA FIFO VGAInterface ? VGA DDR RAM Cortex-A 图 SEQ Figure \* ARABIC 1. 硬件系统示意图 利用基于ARM处理器的可编程逻辑平台，设计如图所示的片上系统，实现HDMI输入、VGA输出的实时视频处理系统，并运行Prewitt算子计算输入视频的二维梯度。 1. HDMI输入分辨率为1280×720，VGA输出分辨率为640×480，帧速率均为60fps逐行扫描，每个像素的红、绿、蓝通道分别为1字节（8位）数据。系统将HDMI输入的图像数据存储在DDR RAM中的一个1280×720×3字节的帧缓冲区内，同时从另一个640×480×3字节的帧缓冲区读取图像数据并输出至VGA。如果DDR RAM的数据接口为32位，计算HDMI输入和VGA输出分别需要占用的存储器带宽。 2. CPU完成Prewitt算子计算的基本过程是：顺序扫描输出图像中的每个点，设坐标为(x/2, y/2+60)，找到在输入图像中对应的点(x, y)，CPU从输入图像缓冲区中读取附近8个点的数据，并计算它们的灰度 A 则该点在x、y方向的一阶梯度分别为 G 输出点的灰度为两个方向梯度的均方根： G= CPU将计算结果G加以适当增益后，写入输出图像缓冲区的红、绿、蓝通道。输出图像上下空白处用黑色填补。 图 SEQ Figure \* ARABIC 2. 输入、输出图像像素对应 考虑Prewitt算子计算每个输出图像中的点时，需要8个输入图像中的点的数据。根据你使用的硬件平台性能参数，计算并验证DDR RAM存储器带宽是否满足60fps实时处理的需求。 3. 在硬件平台上实现该系统，并编写ARM处理器的程序，在不使用操作系统的情况下，仅由CPU完成Prewitt算子的计算。借助GPIO输出，观察CPU计算1帧输出图像需要的时间。 4. 利用ARM处理器中的NEON加速引擎，可以同时运行多个计算。编写程序使用NEON引擎完成这样的并行计算，以加速Prewitt算子的计算过程，观察计