脉冲数字电路-Indico.PPT

LHAASO WCDA FEE 第一版原理验证 电路应用背景、设计、测试 工程进展顺利 电子学主要性能指标 电荷精度15%@S.PE ，1%@4000 P.E. 时间精度500 ps RMS 时钟同步精度100 ps 传输数据率300 Mbps PMT联合测试 R5912和CR365 电荷精度50%@S.PE, 3%@4000 P.E. 时间精度500 ps RMS * Thanks * * 功耗来源 估算功耗/W 实测功耗/W 运放等 7.2 4.7 甄别器 1.5 1.47 ADC 3 2.93 数字部分加逻辑 6.58 6.4 +3.3V LDO 3.7 2.42 -3.3V LDO 1.70 1.50 +2.5V LDO 0.9 0.88 +1.8AVCC LDO 1 0.97 -1.8DVCC LDO 0.16 0.17 其他 0.85 总功耗 25.74 22.3 数字部分功耗来源 估算 FPGA 1.3W SFP 1W DDR 1.35W other 2.93W * 加信号后随着频率提高最高会有约5W左右的升高 温度升高后功耗会略有升高 功耗应该在22.3~30W/板之间 在个别LDO前加散热电阻协助散热 无发热严重的器件 估算 total：25.74W 测试 total：22.3W * * 下面我简单介绍一下FEE的设计要点 * 通道数目可能有所变化 * 运放