VLSI电路与系统CHAP5P1资料.pptVIP

第五章 数字ASIC设计特点 5.1 信号的分类 5.2 驱动能力、绝对扇出和相对扇出 一片ASIC由若干功能单元(部件或门)组成，每一单元有一个或多个输入信号，并产生一个或多个输出信号。 每一输出信号受一定强度的驱动，即具有一定的驱动能力，它决定于此部件的晶体管结构。 每一输入端在驱动它的部件(或外部输入端)上加了一定的负载。负载的大小也取决于部件的晶体管结构。 5.3 电路延迟 CMOS电路中的延迟基本上是两部分延迟之和： 电路延迟的公式还可表达为： 电路延迟＝传送延迟十(单位负载的惰性延迟x相对扇出) 5.4 扇入的影响 5.5 边缘缓慢 在基本反相器中，电流与输入电压的关系示于下图中。由图可见，当输入电压在高和低之间变化时，将有一大电流出现。所以若边缘缓慢将使大暂态电流出现时间拖长。 时钟歪斜是同步系统中最严重的问题之一。若歪斜的程度大于从边缘敏感存储器的输出到下一级输入的延迟时间，则其影响将变得很明显。它能使移存器中的数据丢失，使同步计数器发生错误。 时钟歪斜可以由适当的时钟缓冲使之减小，或者在边缘敏感器件的输出和其馈给的任何边缘敏感输入端之间加入一定的延迟。 5.6 时钟缓冲 同步系统中时钟(及其他全局控制线，如复位线)必然负载很重。这样有可能导致电路延迟和时钟歪斜不能容忍。 克服这个问题的方