信号发生器系统重点实验.ppt

信号发生器系统实验 三、 实验原理 ??? 四、实验步骤 五、各测量点参考波形 * 一、 实验目的 1、了解时钟信号的产生方法； 2、掌握用数字电路产生伪随机序列码的实现方法； 3、了解PCM编码的收/发帧同步信号的产生过程； 4、了解几种常见的数字基带信号。 二、实验内容 1、用内时钟信号源产生的信号作为总时钟输入，分别分析各级电路，并测出各测量点波形； 2、分析伪随机码发生器的工作原理； 3、掌握数字基带各种信号的定义与产生方法，观察各点波形； 4、熟悉时分复用信号的产生与帧同步信号集中插入的方法，观察各点波形； 5、掌握用函数发生器产生正弦波和三角波的方法，观察并调节8038的输出波形。 信号发生器分为三个独立的部分： ①以4.096MHz晶振为中心的时钟信号产生部分 ②以4.433MHz晶振为中心的数字信号产生部分 ③以8038函数发生器为中心的模拟信号产生部分 1、时钟信号产生部分 该部分的作用是产生不同频率的方波、伪随机序列及其他脉冲信号，其原理框图及其电路原理图分别如图1-1、图1-2所示。 内时钟源 4.096MHz 2分频 时 钟 分 频 时 钟 分 频 伪随机码 产生电路 分帧同步 信号产生 1.024MHz 512KHz 256KHz 128KHz 32KHz 2KHz 伪随机码 帧同步信号 （1）时钟信号源：内时钟信号源电路由晶振CRY002(4.096MHz)、电阻R014(1K)和R015(1K)、电容C023(0.01uF)、非门U023:A(74LS04)和U023:B(74LS04)组成。加电后，在U023:A的输出端输出一个较为理想的方波信号，其振荡频率为4.096MHz，经过D触发器U018:B(74LS74)二分频后，输出2.048MHz的方波信号，送到分频电路U019:74LS161的第2脚。 4.096MHz 2.048MHz 分频器 128KHz 分频器 分频器 二分频 3级反馈移位寄存器 时钟 PN码输出 （2）三级基准信号分频电路及PCM编码调制收发帧同步信号产生电路：该电路的输入时钟信号为2.048MHz的方波，即测试点TP002端，三级基准信号分频电路及PCM编码调制同步信号由三级可预置四位二进制计数器（带直接清零）组成，逐次分频变成8KHz窄脉冲。 U019、U020、U021(74LS161)的第二引脚为各级时钟输入端，输入时钟分别为2048KHz、128KHz、8KHz。预置数据输入端P3、P2、P1、P0均接地,为低电平,这样每次均从零开始计数,计数到16个脉冲后,其15脚为进位输出端输出一个16分频的128KHz、8KHz窄脉冲信号。每级的Q0、Q1、Q2、Q3输出均为2分频输出波形。由第1级分频电路U019产生的128KHz窄脉冲和由第2级分频电路U020产生的8KHz窄脉冲经处理后输出PCM编译码器中的收、发帧同步信号,同时产生256KHz、64KHz、32KHz、16KHz、2KHz、1KHz方波信号。 （3）伪随机码发生电路：显著特点是 (A)随机特性(B)预先可确定性(C)可重复实现。采用带有两个反馈抽头的3级反馈移位寄存器来产生7位伪随机序列。设初始状态为111（Q2Q1Q0=111）,则在时钟的作用下移位一次后，由Q1与Q0模二加后产生新的输入Q2=Q0Q1=11=0，新状态变为Q2Q1Q0=011。移位两次时，由Q1与Q0模二加后产生新的输入Q2=Q0Q1=11=0，则新状态变为Q2Q1Q0=001，依次类推，移位7次后，新状态变为111，即回到初始状态。 保证不出现Q2Q1Q0=000状态 PN码输出 7位长PN码 跳线开关 系统中伪随机码发生器的电原理图中三个触发器U018A、U015A、U025B(74LS74)构成三级移位寄存器，模二加法器由异或门U027A:74LS86构成。为防止全零状态出现，将三级D触发器的Q端分别连到与非门U024:A(74LS10)的三个输入端，与非门的输出端连到D触发器U025:A(74LS74)的第四端（该端为置“1”端）。这样，一旦出现三级D触发器的输出端为全零状态时，与非门的输出端立即输出低电平，使D触发器的Q端输出置“1”，电路回复正常工作，即电路不可能处于Q2Q1Q0=000的状态，从而保证了状态转移图在7个非“0”状态下循环。 该电路的工作时钟有32KHz、2KHz两种方式可供选择，由跳线开关K001进行控制，从而输出不同速率的伪随机码序列。 2、数字信号产生部分 本模块产生6种数字基带信号NRZ、RZ、BNRZ、BRZ、BPH、AMI。信号码速率为170.5Kb/s，帧长为24位，其中首位无定义，第2位到第8位