片上网络(NoC)的关键技术分析与FPGA验证.pdfVIP

摘要 摘要 随着半导体工艺技术进入纳米时代，在单个芯片中集成了越来越多的晶体管。 在上个世纪九十年代，片上系统(System on Chip, SoC) 的出现标志着集成电路的发 展向集成系统的转变。片上系统是指在单个芯片中实现一个完整的计算系统，它 采用了总线架构，为系统各模块提供了高性能的互连。但是随着集成电路的持续 发展，片上系统将面临着互连延迟、地址扩展以及功耗极限等性能提升的瓶颈问 题。因此，必须开发一种新型的芯片体系架构以适应持续的性能增长，片上网络 (Network on Chip，NoC)应运而生。片上网络集成了多个处理器核，处理器之间采 用分组路由的方式进行片上通信，有效的解决了总线结构产生的各种性能瓶颈问 题。 本文首先讨论了课题的背景和研究意义，然后深入分析了片上网络的体系结构 和各组成部分，并对它的拓扑结构、交换技术、路由算法等关键技术进行研究归 纳，建立了一套适合在FPGA 中运行的设计方案。然后建立了片上网络的通信模 型，对它的通信过程，连接的建立，数据包的传递，通道的管理都进行了比较透 彻的分析。最后，利用verilog 语言建立各个模块的RTL 模型和网络连接模型，并 下载到 FPGA 中进行设计验证，通过采集到的运行数据可以看出论文中建立的网 络模型实现了片上网络的通信功能。 另外，本文还利用编码技术实现了片上网络通信的可测性设计，利用复制及奇 偶校验码、串扰避免及单错校正联合编码能够检测通信的正确性，并有效的降低 了系统的功耗和误码率，保证了系统的可靠性。 关键词：片上网络(NoC),Verilog 语言，FPGA,可测性设计 I 万方数据 ABSTRACT ABSTRACT With the development of IC design technology, the semiconductor technology has already into the Nano era, more and more transistors have been integrated in a single silicon die. In the 1990s, the spring up of the System on Chip (SoC) changed the IC design to Integrate System design. The SoC has bus architecture and point to point connection, it provides high performance interconnections. But as the silicon technology advance further, There are some system bottleneck problems appeared such as interconnect delay, address extension, power limited and so on block the system performance improving. As a consequence ，around 1999 several research groups have started to investigate a new system architecture--Network on Ch