第9章S3C44B02410硬件结构与关键技术分析2.pptVIP

配套教材： 《ARM嵌入式系统结构与编程》， 邱铁 编著，清华大学出版社，2009,3 第9章S3C44B0/S3C2410硬件结构与关键技术分析 内容提要 9．1 处理器简介 9．2 S3C44B0/ S3C2410存储控制器 9．3 S3C2410 NAND Flash控制器 9．4 S3C44B0/ S3C2410时钟电源管理 9．5 S3C44B0/ S3C2410通用 I/O端口 9．6 S3C44B0/S3C2410中断机制 9．4 S3C44B0/ S3C2410时钟电源管理 S3C44B0的电源管理有五种模式：正常模式，低速模式，空闲模式，停止模式和LCD的SL空闲模式。 S3C2410的电源管理模块有四种活动模式：正常模式，低速模式，休眠模式和断电模式。 9．4．1 S3C44B0/ S3C2410时钟管理 1．时钟结构： S3C44B0的时钟发生器模块 S3C2410的时钟发生器模块 见教材《ARM嵌入式系统结构与编程》第241页9-20 2．时钟源的选择： 控制模式引脚（OM3和OM2）与S3C44B0/S3C2410时钟源选择的结合关系如表9-18所示。OM[3:2]状态通过查阅OM3和OM2引脚在nRESET上升沿时的值内部锁存的。 3．PLL（锁相环） 内置时钟发生器的S3C44B0 PLL/ S3C2410MPLL是一个以频率与相位输入信号的基准的同步输出信号的电路。 4．上电复位： 晶振开始振荡数毫秒后，当S3C44B0OSC（S3C2410: XTlpll）时钟稳定后nRESET得到释放，PLL开始根据默认的PLL配置进行运作。 PLL在上电复位后变得不稳定，所以Fin代替Fpllo（S3C2410: Mpll）在S/W（S3C2410: 软件）更新PLLCON的配置前直接反馈到Fout。 用户在复位后想使用PLLCON寄存器的默认值，也需要通过S/W（S3C2410: 软件）写入相同的值给PLLCON寄存器。 上电复位时钟锁定 在正常模式下的操作，如果用户希望通过写PMS值的方法改变频率，PLL锁定时间会自动写入。在锁定时间里，时钟不支持内部模块。 9．4．2 S3C44B0/ S3C2410电源管理 S3C44B0/ S3C2410电源管理模块通过控制系统时钟，实现减少系统的电源功耗。 S3C44B0的方法与PLL，时钟控制逻辑，外设时钟控制以及唤醒信号相关。 S3C44B0 电源管理状态机 S3C2410 电源管理状态机 9．4．3 S3C44B0/ S3C2410时钟与电源管理专用寄存器 锁时计数寄存器LOCKTIME 、PLL配置寄存器 、时钟控制寄存器（CLKCON） 、低速时钟控制寄存器（CLKSLOW） 详细描述信息见教材《ARM嵌入式系统结构与编程》第246-250页 9．5 S3C44B0/ S3C2410通用 I/O端口 S3C44B0有71个多功能输入/输出引脚。有如下7个端口： 两个9位输入/输出端口（端口E 和F） 两个8位输入/输出端口（端口D 和G） 一个16位输入/输出端口（端口C） 一个10位输入/输出端口（端口A） 一个11位输入/输出端口（端口B） S3C2410有117个多功能输入/输出引脚。有如下8个端口： 端口A（GPA）：23位输出端口 端口B（GPB）：11位输入/输出端口 端口C（GPC）：16位输入/输出端口 端口D（GPD）：16位输入/输出端口 端口E（GPE）：16位输入/输出端口 端口F（GPF）：8位输入/输出端口 端口G（GPG）：16位输入/输出端口 端口H（GPH）：11位输入/输出端口 9．5．1端口控制描述 1．端口配置寄存器 在S3C44B0和S3C2410中，大多数引脚是复合式的。所以，需要决定每个引脚所选择的功能。端口控制寄存器决定每个引脚的功能。 在S3C44B0中，如果PG0-PG7用于在掉电模式下的唤醒信号，这些端口需要配置成中断模式。 在S3C2410中，如果GPF0-GPF7和GPG0-GPG7用于断电模式下的唤醒信号，这些端口必须配置能中断模式。 2．端口数据寄存器 如果这些端口被配置成输出端口，数据可以从相应的位被写入。如果端口被配置成输入端口，数据可以从相应的位读出。 3．端口上拉寄存器 端口上拉寄存器控制每个端口组的上拉电阻使能/禁止。当相应的位置0，引脚的上拉电阻被使能。为1时，上拉电阻被禁止。 4．外部中断控制寄存器 S3C44B0 的8个外部中断与S3C2410的24个外部中断通过多种信号方法被请求。 9．5．2 端口控制寄存器 1．S3C44B0端口寄存器 （1）端口A寄存器（PCONA,PDATA） 端口C控制