数电-第四节--组合逻辑电路模块及其应用.pptVIP

A1 A0 0 0 0 0 BIN/OCT 七段译码器 七段译码器 0 0 0 1 1 0 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 1 A1 A0 0 0 0 0 BIN/OCT 七段译码器 七段译码器 0 0 0 1 1 0 1 1 ☆只要地址码变化周期大于25次/S,显示2769无明显闪烁感。 1 0 0 1 1 1 1 0 1 1 0 0 1 0 0 0 利用数据选择器设计组合电路 一、组合电路设计回顾 1.采用逻辑门电路设计 2.采用译码器设计 强调使用的器件 设计基础 0 0 0 二、数据选择器实现组合逻辑函数 F D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 0 1 2 3 4 5 6 7 MUX 0 1 2 G 7 0 EN E 0 1 0 0 C B A D0 D0 D1 D1 0 1 例: 试用8选1数据选择器74151实现逻辑函数 F A0 A1 A2 0 1 2 3 4 5 6 7 MUX 0 1 2 G 7 0 EN E 0 C 0 0 0 1 1 1 D1 D2 D3 D4 D5 D6 D7 B A D0 A B C F 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 1 1 1 1 1 0 1