电子设备调试及维修实习.pptVIP

减法计数器选用74LSl91，各控制端的作用如下： /LD为置数端。当/LD＝0时将小时计数器的输出经数据输入端D0D1D2D3的数据置入。/RC为溢出负脉冲输出端。当减计数到“0”时，/RC输出一个负脉冲。U/D为加减控制器。U／D＝1时减法计数。CPA为减法计数脉冲，兼作音响电路的控制脉冲。 逻辑控制电路由D触发器741S74与多级与非门组成，如下图所示。 图 仿电台报时电路及时序 电路的工作原理是： 接通电源后按触发开关S，使D触发器清“0”，即1Q=0。该清“0”脉冲有两个作用：其一，使74LSl91的置数端/LD＝0，既将此时对应的小时计数器输出的整点时数置入74LSl91：其二，封锁1kHz的音频信号，使音响电路无输入脉冲。当分十位计数器的进位脉冲Q2M2的下降沿来到时，经G1反相，小时计数器加1。新的小时数置人74LSl91。Q2M2的下降沿同时又使74LS74的状态翻转，1Q经G3、G4延时后使/LD＝1、此时74LSl91进行减法计数，计数脉冲由CP0提供。CP0＝1时音响电路发出1kHz声音，CP0＝0时停响。当减法计数到0时，使D触发器的1CP＝0，但触发器状态不变。当/RC＝1时，因Q2M2仍为0，CPH＝1，使D触发器翻转复“0”，74LSl91又回到置数状态，直到下一个Q2M2的下降沿来到。实现自动报整点时数的功能。如果出现某些整点数不准确，其主要原因是逻辑控制电路中的与非门延时时间不够，产生了竞争冒险现象，可以适当增加与非门的级数或接人小电容进行滤波。 时基电路 校时显示电路 整点报时电路 信号源 由前31图所示的数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路。 ②级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加滤波电容。通常用几十微法的大电容与0.01uF的小电容相并联。 ③画数字钟的主体逻辑电路图。经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图，如前图所示。如果因实验器材有限，则其中秒计数器的个位和时计数器的十位可以采用发光二极管指示，因而可以省去2片译码器和2片数码显示器。 数字系统的MCU设计方法 确定系统任务 总体设计 硬件设计及调试 软件设计及调试 联机调试 性能测试 单片机应用系统的开发过程 原理框图 MCU LED显示器 锁存 （1） 驱动器 译码器 锁存 （2） 键盘 时钟芯片 元器件： 二极管1N4007两只 三极管：9011（NPN）、9012（PNP）各一只 可控硅MCR100-6四只 0.3A、2.5V指示灯四只 0.1μF涤纶电容一只 3K、2K、20KΩ电阻各一只 8Ω扬声器一只 轻触开关四只 闭合S抢答开始。 假定S3先按下，VS3触发导通，H3亮，VT1、VT2工作，扬声器发声，S3按钮操作者获得优先权。 VD1、VD2导通，A、B两点电位接近。再按下按钮，无足够触发电压使未导通可控硅导通，其他灯不会再亮。主持人断开S，再闭合，进行下一轮抢答。 3K 2K 20K 6V 1、按电路图正确安装各元器件。 2、检查各元器件安装无误后，接上6V电源，把电流表串接在S开关两端（开关处于断开状态），测得电流约在1.25mA左右，用镊子短路可控硅阳极和阴极，扬声器发声，电流表读数约为175mA左右。 3、接通开关S按下轻触开关，其中相对应的一只指示灯亮，扬声器发声。此时再按下其他指示灯不会再亮。 4、断开开关S，再闭合，检查其他每个指示灯，可控硅是否正常。电路中可控硅、指示灯可根据情况增减。 1）RGK正向小（小于2K）， RKG大（大于80K），正常。 指针式万用表电阻挡 红表笔为电池负 黑表笔为电池正 2）R×1K档： A－K之间正反电阻∞ ，正常。 若：正反电阻均为零或均很小，损坏。 1、答辩时要制作幻灯片，每组的每个成员都要答辩，主要讲述你在本组项目完成中做的工作。 2、答辩时，组长负责总体讲述，根据你所起作用给与适当加分。 3、如果本组项目在实习完时，还没有成功，根据你的成功原因，来判定你整个组及格或不及格。 * 主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。 整个系统所用的器件种类应尽可能少。 下面介绍各功能部件与单元电路的设计。 振荡器是数字钟