集成触发器2同步触发器.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
二 、同步D触发器 第四节 边沿触发器 一、维持阻塞触发器 二、后沿触发的边沿触发器 三、COMS传输门组成的边沿触发器 第五节 触发器 一、将D触发器转换成JK触发器 二、将RS触发器转换成JK触发器 4. 工作波形(又称为时序图,设初态为0 ) 图5-12  CMOS主从D触发器的时序图 CP下降沿后置D 2. 工作原理 (1)当CP=0时,G3、G4被封锁,触发器的输出状态保持不变。 (2)当CP从0变为1时,G3、G4打开,它们的输出由G5、G6决定。此瞬间,若D=0,触发器被置为0状态;若D=1,触发器被置为1状态。 (3)当CP从0变为1之后,虽然CP=1,门G3、G4是打开的,但由于电路中几条反馈线①~④的维持—阻塞作用,输入信号D的变化不会影响触发器的置1和置0,使触发器能够可靠地置1和置0。因此,该触发器称为维持—阻塞触发器。  可见,该触发器的触发方式为:在CP脉冲上升沿到来之前接受D输入信号,当CP从0变为1时,触发器的输出状态将由CP上升沿到来之前一瞬间D的状态决定。 由于触发器接受输入信号及状态的翻转均是在CP脉冲上升沿前后完成的,故称为边沿触发器。 3. 时序图 图4-14 维持—阻塞边沿D触发器时序图  当CP从0变为1时,Q将由CP上升沿到来之前一瞬间D的状态决定。 作业题 5-8 * * 第二节 同步触发器 一 同步RS触发器 二 同步D触发器 三 同步JK触发器 四 同步T触发器和T’触发器 五 同步触发器的工作特性 复习 触发器有什么特点? 请画出与非门实现的基本RS触发器的电路图。 请列出基本RS触发器的功能表。 什么叫现态?次态? 基本RS触发器的触发方式? 第二节 同步触发器 基本RS触发器的触发方式(动作特点):逻辑电平直接触发。(由输入信号直接控制) 在实际工作中,要求触发器按统一的节拍进行状态更新。措施: 同步触发器(时钟触发器或钟控触发器):具有时钟脉冲CP控制的触发器。该触发器状态的改变与时钟脉冲同步。 CP:控制时序电路工作节奏的固定频率的脉冲信号,一般是矩形波。 同步触发器的状态更新时刻:受CP输入控制。 触发器更新为何种状态:由触发输入信号决定。 一 同步RS触发器 1.电路组成及逻辑符号 图4-6 同步RS触发器 (a) 逻辑电路 (b)逻辑符号 在CP=0期间,G3、G4被封锁,触发器状态不变。 在CP=1期间,由R和S端信号决定触发器的输出状态。 结论:触发器的动作时间是由时钟脉冲CP控制的。 触发方式:电平触发方式 只有CP=1时(高电平有效),触发器的状态才由输入信号R和S来决定。 一、同步RS触发器 2. 工作原理(仿真运行图4-6) 3. 功能表(在CP=1期间有效) 现态:CP脉冲作用前触发器的原状态,用Qn表示; 次态:CP脉冲作用后触发器的新状态,用Qn+1表示。 表5-2 同步RS触发器功能表 R为高电平有效触发 S为高电平有效触发 R、S不允许同时有效 4. 工作波形(又称为时序图,设初态为0 ) 图5-7 同步RS触发器的时序图 置1 保持 置0 置1 仿真 图5—2—5所示电路为同步D触发器。 图5—2—5同步D触发器 逻辑符号 下面分析D触发器的工作原理 由电路得到: 因为 所以{ 状态图 在数字电路中,凡在CP时钟脉冲控制下,根据输入信号D情况的不同,具有置0、置1功能的电路,都称为D触发器。 三、同步JK触发器 特性表 JK=00时不变 JK=01时置0 JK=10时置1 JK=11时翻转 状态图 在数字电路中,凡在CP时钟脉冲控制下,根据输入信号J、K情况的不同,具有置0、置1、保持和翻转功能的电路,都称为JK触发器。 图5-2-11逻辑电路 图5-2-12逻辑符号 四、同步T触发器和T`触 器 结论:具有保持功能、翻转功能的触发器称为T功能触发器 由特性方程(5-2-4)可以写出在CP=1时同步T触发器的状态转移真值表(表5-2-7)、激励表(5-2-8)和状态转移图(5-2-13) 所谓电位触发器是指: 当时钟控制脉冲为高电平(或者为低电平),输入信号 对触发器进行激励。在这一节所讨论的同步触发器电路均属于高电平(CP=1)触发方式。 由于是高电平触发方式,CP+1期间输入信号对触发器产生激励,使触发器的状态产生转移。因此,在CP=1期间,无论输入信号发生多少次变化,均对触发器产生激励,使触发器的状态产生转移。这种在

文档评论(0)

yigang0925 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档