ch12 MCS-51的存储器扩展电路 .pptVIP

微机系统原理及应用 存储器扩展编址技术 存储器扩展编址技术 线译码 * * 第12章 MCS-51的存储器扩展电路 根据MCS-51单片机地址总线宽度为16位，在片外可扩展的存储器最大容量为64 KB，地址为0000H~FFFFH。 因为MCS-51单片机对片外程序存储器和数据存储器的操作使用不同的指令和控制信号，所以允许两者的地址空间重叠，故片外可扩展的程序存储器与数据存储器分别为64 KB。 为了配置外围设备而需要扩展的I/O口与片外数据存储器统一编址，即占据相同的地址空间。因此，片外数据存储器连同I/O口一起总的扩展容量是64 KB。 MCS-51单片机的扩展能力 存储器的编址问题是存储器扩展的核心问题。 所谓编址就是给存储单元分配地址。也就是将地址线进行适当连接，使得存储器中每一个存储单元唯一的对应一个地址。 编址技术有两种方法: 线选法和译码法。 1. 线选法 所谓线选法，用低位地址线直接连至各芯片的地址线，用余下的高位地址线分别接至芯片的片选端，以区分各芯片的地址范围。 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 A7 A6 A5 A4 A3 A2 A1 A0 Ⅰ： 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 =C000H ～1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 ～DFFFH Ⅱ： 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 =A000H ～1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 ～BFFFH Ⅲ：0110 0000 0000 0000～0111 1111 1111 1111 =6000H～7FFFH 扩展三片2K存储芯片，试用线选法给出接线图和地址。 例1: 2. 译码法 所谓译码法就是将低位地址线直接连至各芯片的地址线,将高位地址线经地址译码器译码后作为各芯片的片选信号。 译码法分为全部译码和部分译码两种。 常用的译码器芯片：74LS138（3-8译码器）74LS139（双2-4译码器）74LS154（4-16译码器）。完全可根据设计者的要求，产生片选信号。 在上例中若扩展三片2K存储芯片，采用译码法如何实现？ 例2: 部分译码：存储器芯片的地址线与单片机的地址线顺次相接后，剩余的高位地址线仅用一部分参加译码。参加译码的地址线对于选中某一存储器芯片有一个确定的状态，而与不参加译码的地址线无关。也可以说，只要参加译码的地址线处于对某一存储器芯片的选中状态，不参加译码的地址线的任意状态都可以选中该芯片。正因如此，部分译码使存储器芯片的地址空间有重叠，造成系统存储器空间的浪费。 若有N条高位地址线不参加译码，则有2N个重叠的地址范围。重叠的地址范围中真正能存储信息的只有一个，其余仅是占据，因而会造成浪费。这是部分译码的缺点。它的优点是译码电路简单。 全译码：存储器芯片的地址线与单片机系统的地址线顺次相接后，剩余的高位地址线全部参加译码。这种译码方法，存储器芯片的地址空间是唯一确定的，但译码电路相对复杂。 以上两种译码方法在单片机扩展系统中都有应用。在扩展存储器(包括I/O口)容量不大的情况下，选择部分译码，译码电路简单，可降低成本。 若所选存储器芯片字长与单片机字长一致，则只需扩展容量。所需芯片数目按下式确定： 若所选存储器芯片字长与单片机字长不一致，则不仅需扩展容量，还需字扩展。所需芯片数目按下式确定： 扩展存储器所需芯片数目的确定 1) 不用片外译码器的单片程序存储器的扩展 例1 试用EPROM2764构成8031的最小系统。 2764是8K×8位程序存储器，芯片的地址引脚线有13条，顺次和单片机的地址线A0~A12相接。由于不采用地址译码器，所以高3位地址线A13、A14、A15不接，故有23=8个重叠的8 KB地址空间。因只用一片2764，其片选信号CE可直接接地(常有效)。其连接电路如图所示。 程序存储器扩展 2764与8031的扩展连接图 8个重叠的地址范围为： 0000000000000000~0001111111111111，即0000H~1FFFH； 0010000000000000~0011111111111111，即200