《计算机组成原理》课程设计报告.docVIP

《计算机组成原理》课程设计报告.doc

  1. 1、本文档共24页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
. . PAGE PAGE 1 电子信息学院 实验报告书 课程名:《计算机组成原理》 题 目: 实验类别 【验证】 班 级: 学 号: 姓 名: 评语: 评语: 实验态度:认真( ) 一般( ) 差( ) 实验结果:正确( ) 部分正确( )错( ) 实验理论:掌握( ) 熟悉( ) 了解( ) 不懂( ) 操作技能:强( ) 一般( ) 差( ) 实验报告:好( ) 一般( ) 差( ) 成绩: 指导教师: 曾宪文 批阅时间: 年 月 日 目 录 TOC \o 1-3 \h \z \u 第一章 实训任务概述 2 1.1实训目的 2 1.2 实训任务 2 第二章 设计内容 4 2.1 指令的执行流程 4 2.1.1“异或”指令 4 2.1.2 读取指令 4 2.1.3 “ADD”指令 4 2.2 储存器 4 2.3 运算器 5 2.4 硬件系统 5 2.4.1计算机硬件组成 5 2.4.2 采用门电路设计一个8位的全加器电路 6 2.4.3 定点补码加减法装置逻辑框图 7 2.5 模型机综合实验 7 2.5.2 转移实验 7 第三章 图表格式 8 3.1“异或”指令 8 3.2 读取指令 8 3.3“ADD ”指令 9 3.4 储存器 10 3.5 设计计算机运算器 11 3.6 了解计算机硬件系统 17 3.6.1 8位全加器 17 3.6.2 定点补码加减法逻辑图 17 3.7 运算器的逻辑组成及设计模型及综合实验 18 3.7.1 移位/取反实验 18 3.7.2 转移实验 20 第四章 个人总结 22 4.1 主要结论 22 4.2 对实训的认识 22 参考文献 23 致 谢 24 第一章 课设任务概述 1.1课设目的 通过本周的课设,使我们对计算机组成与体系结构这门课有一个更深入的了解。主要要了解计算机的硬件组成、微操作以及储存器中的地址变换等。将我们在课堂上所学的理论知识应用于实践。 1.2 课设任务 1、参考给出的或者课本上的计算机的硬件(应有中断功能)组成,写出完成下面给定的指令格式的指令的执行流程; (1)累加器内容完成“异或”运算 “异或” 指令的指令格式 操作码 DR SR (2)把一个内存单元中的内容读到所选择的一个累加器中。 操作码 DR SR (3)以下五条机器指令为选做题目,给出指令执行流程(选做要求:(组号 mod 5)+1=红色题目编号):IN(输入)、ADD(二进制加法)、STA(存数)、OUT(输出)、JMP(无条件转移),其指令格式如下: 助记符 机器指令码 说明 ①IN 0000 0000 “INPUT DEVICE”中的开关状态?R0 ②ADD addr 0001 0000 ×××× R0+[addr] ?R0 ③STA addr 0010 0000 ×××× R0? [addr] ④OUT addr 0011 0000 ×××× [addr] ?BUS ⑤JMP addr 0100 0000 ×××× addr?PC 2、以下三道为选做题目(选做要求:(组号 mod 3)+1=红色题目编号) ①某机器中,已知配有一个地址空间为(0000—1FFF)16的ROM区域,现在用几个SRAM芯片(8K×8位)形成一个16K×16位的RAM区域,起始地址为2000H。假设SRAM芯片有CS和WE控制端,CPU地址总线A15——A0 ,数据总线为D15——D0 ,控制信号为R / W(读 / 写),MREQ(当存储器读或写时,该信号指示地址总线上的地址是有效的)。要求: 满足已知条件的存储器,画出地址码方案。 (2) 画出ROM与RAM同CPU连接图。 ②要求用128K×16位的SRAM芯片设计512K

文档评论(0)

ygxt89 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档