单电子电晶体简介.docVIP

物理雙月刊（廿六卷三期）2004年6月 PAGE 490 單電子電晶體簡介 文/陳啟東 奈米電子元件的最典型例子之一就是單電子電晶體。這種元件的基本工作原理其實僅是簡單的電容器的電路問題，但只因為奈米的尺寸使它表現出獨一無二的電子傳輸特性與高出傳統場效應電晶體幾個數量級的電荷靈敏度。在這篇簡介中，我們首先會以淺顯的方式介紹SET的工作原理，然後再鈙述一些有關SET在應用方面的研究。有關SET的理論與應用在文獻[1]的書中有不少很好的的文獻可供參考。 單電子電晶體(Single Electron Transistor, 簡稱SET)是一種具有源極(Source), 汲極(Drain)及閘極(Gate)的電晶體。它與一般的場效應電晶體(FET)同樣的是可經由閘極電壓形成的電場控制源汲極間的電流，但是在SET內一次只能通過一個電子，這與在FET內一次能有成千上萬個電子同時流動是截然不同的。由於SET有這種特性，不論是當作邏輯閘、類比元件或是電荷感測器，它都是一個很有應用價值的電子元件。如圖1a所示，SET是由一個尺寸小於數百奈米的中央島(island)透過二個可讓電子穿隧的微小接合(tunnel junction)連結至電極所構成的。穿隧接合是由兩個電極以一個極薄的絕緣層隔開形成的，這絕緣層要薄到讓電子可以穿隧於兩邊電極間。穿隧結合可以想像是一個會漏電的電容器，其等效電路是一個電容並連一個電阻，電阻值越大表示電子越不易穿隧，或者說穿隧機率越低。由於中央島的尺寸極小，把一個電子放進這個島中會把這個島的電位提高e/C?的大小，這裏的C?是指中央島所看到的所有電容量的總合。如果我們忽略一些很小的離散電容，C?可以說是二個接合電容C1, C2及一個閘極電容Cg的和，C?=C1+C2+Cg。在單電子元件中的兩個穿隧電阻要高到讓RC時間夠長，如此我們才能控制在中央島的電子個數。根據測不準原理，Et ? (e2/C?)( RC? ) h，可以很容易知道穿隧電阻R需要大於h/e2~26k。這數字僅提供一個數量級，實際上要有明顯的看到單電子電晶體的特性，穿隧電阻最好要高於100k。穿隧電阻太低，RC時間太短，而會模糊SET的特性曲線。實際上由於接合非常的小，穿隧電阻通常會大於100M，這給出一個RC時間約為0.3ns，最高操作頻率約在GHz範圍。一般而言，EC要遠大於室溫相對的能量(~26meV)，才能在室溫操作，也就是C?約是3 aF (3?10-18法拉第)，實際上要能用到SET的特性曲線，溫度必須低於約電荷能EC?e2/2C?的十分之一，也就是TEC/10kB。SET的中央島是可以以任何一種導電材料形成，這些材料包括金屬、各種半導體（如矽[2]、砷化鉀[3]等）或是導電分子材料（如奈米碳管[4]、碳六十顆粒[5]或有機分子材料[6]等）。 I I Vg +Vb/2 -Vb/2 source drain 圖一(a) e e Vg source drain gate e C1 R1 C2 R2 Cg +Vb/2 -Vb/2 圖一(b) 圖1(c~g)是我們在中央研究院物理研究所製作的幾種SET元件的顯微照片，分別是以金屬[7]、矽、砷化鉀二維電子氣、奈米金顆粒[8]及奈米碳管[9]為中央島所形成的SET。 中央島 中央島 源極 接合 汲極 圖一(c) 源極 源極 接合 汲極 中央島 圖一（d） 源極 源極 接合 中央島 汲極 圖一（e） 源極 源極 汲極 中央島 150 nm 圖一（f） 圖一（g） 圖一：(a)單電子電晶體的示意圖及(b)其線路圖。紅色區塊代表中央島，綠色區塊代表穿隧接合，它是很薄的絕緣層，可以容許電子穿隧。藍色的粗線代表的是閘極，它可用來偏極化(polarization)中央島，因而改變其電位能，但電子不能經由它跳到中央島。 (c～g)是幾個SET的例子：(c)是金屬製的SET的原子力顯微照片。兩個高出來的是兩層金屬重疊的部分，中間夾著穿隧薄膜形成穿隧接合。(d~g)是電子顯微鏡照片。(d)是製作在SOI(Silicon On Insulator)的SET，中央島直徑約40nm，它的兩端是由氧化矽所形成的穿隧接合。(e) 以砷化鉀二維電子氣形成的量子點，其形狀由其上層的排擠用金屬電極定義。由於二維電子氣有極高的電子遷移率，故容易形成電子點。(f)是由奈米金顆粒為中央島所構成的SET，兩個懸空的金電極間的間距約為10nm。金顆粒的直徑約為14奈米（SEM照片中兩金電極間的小點），並經由以硫基修飾過的碳六十顆粒（直徑約1奈米）與金電極連接。(g)由奈米碳管當中央島所構成的SET。任意兩個相鄰的電極皆可當成源汲極，穿隧層可能介於電極與碳管間，或者是在碳管內由碳管的dislocation造成。 圖2a所示的是實驗上量測到的電流電壓特