第02章80X86微处理器（新）.pptVIP

* * AD0~AD15 CLK RESET READY CLK RESET READY 8284 RESET READY X1 X2 GND VCC +5V A16/S3~A19/S6 ALE BHE/s7 8282*3 STB DI0 ~ DI7 T OE DEN DT/R M /IO WR INTA RD HOLD INTR HLDA 8286*2 AB DB CB NMI 2.读写 控制 引脚 ■ DEN（Data Enable） 数据允许 输出、三态、低电平有效 ?表示当前数据总线正传数据 ■ DT/R (Data Transmit/Receive) 数据发送/接收 输出、三态 ?表明当前总线上数据的流向 ?高电平时数据自CPU输出 （发送） ?低电平时数据输入CPU （接收） 主要用于控制缓冲驱动 DB 0 1 0 * * AD0~AD15 CLK RESET READY CLK RESET READY 8284 RESET READY X1 X2 GND VCC +5V A16/S3~A19/S6 ALE BHE/s7 8282*3 STB DI0 ~ DI7 T OE DEN DT/R M /IO WR INTA RD HOLD INTR HLDA 8286*2 AB DB CB NMI 2.中断请求和响应引脚 ■ INTR (Interrupt Request) 可屏蔽中断请求 输入、高电平有效 ?设备申请可屏蔽中断 ?优先级别较低，IF屏蔽 ■ INTA (Interrupt Acknowledge) 可屏蔽中断响应 输出、低电平有效 ?表示INTR请求已被响应 ?连续的两个响应信号 一通知外设已被响应 二将中断向量读入CPU * * AD0~AD15 CLK RESET READY CLK RESET READY 8284 RESET READY X1 X2 GND VCC +5V A16/S3~A19/S6 ALE BHE/s7 8282*3 STB DI0 ~ DI7 T OE DEN DT/R M /IO WR INTA RD HOLD INTR HLDA 8286*2 AB DB CB NMI 2.中断请求和响应引脚 ■ NMI (Non-Maskable Interrupt) 非屏蔽中断请求 输入、上升沿有效 ?表示申请非屏蔽中断 ?优先级别高于INTR（不可屏蔽） ?系统发生紧急情况 主机与外设进行数据交换通常采用可屏蔽中断 非屏蔽中断通常用于处理掉电等系统故障 * * AD0~AD15 CLK RESET READY CLK RESET READY 8284 RESET READY X1 X2 GND VCC +5V A16/S3~A19/S6 ALE BHE/s7 8282*3 STB DI0 ~ DI7 T OE DEN DT/R M /IO WR INTA RD HOLD INTR HLDA 8286*2 AB DB CB NMI 4.总线请求和响应引脚 ■ HOLD 总线请求并保持 输入、高电平有效 ?有效，表示向CPU申请总线 ?无效，表示总线请求已经结束，通知CPU收回对总线的控制权 ■ HLDA(HOLD Acknowledge) 总线保持响应(即总线响应) 输出、高电平有效 ?有效，表示响应并释放总线 ?CPU的AB、DB及三态CB 将全面呈现高阻 ?HOLD无效，CPU收回总线 * * AD0~AD15 CLK RESET READY CLK RESET READY 8284 RESET READY X1 X2 GND VCC +5V A16/S3~A19/S6 ALE BHE/s7 8282*3 STB DI0 ~ DI7 T OE DEN DT/R M /IO WR INTA RD HOLD INTR HLDA 8286*2 AB DB CB NMI 5.其它引脚 ■ RESET 复位请求 输入、高电平有效 ?有效，CPU进入初始状态 无效，CPU将正常工作 ? 8086复位后 CS＝FFFFH、 IP＝0000H， 程序入口在物理地址 FFFF0H * * AD0~AD15 CLK RESET READY CLK RESET READY 8284 RESET READY X1 X2 GND VCC +5V A16/S3~A19/S6 ALE BHE/s7 8282*3 STB DI0 ~ DI7 T OE DEN DT/R M /IO WR INTA RD HOLD INTR HLDA 8286*2 AB DB CB NM