2006级《计算机组成原理》期末考试试题ANo[1]....pdfVIP

武汉大学计算机学院 2007-2008 学年第一学期 2006 级《计算机组成原理》 期末考试试题 A 卷 学号 ______ 班级 ______ 姓名_ _____ 成绩 _____ ___ 1．一浮点数，阶码部分为 q 位，尾数部分为 p 位，各包含一位符号位，均用补 码表示；该浮点数所能表示的最大正数、最小正数、最大负数和最小负数分别是 多少？ （16 分） 2 ． 在一个具有四体低位多体交叉的存储器中，如果处理器的访存地址为以下十 进制。求该存储器比单体存储器的平均访问速率提高多少？（忽略初启时的延迟） （1）1、2 、3、…… 32 （10 分） （2 ）2 、4 、6、…… 32 （10 分） 3 ．假定指令格式如下：（20 分） 15 12 1 1 10 9 8 7 0 OP × I × D/I A 其中： D ／I 为直接／间接寻址标志，D ／I ＝0 表示直接寻址，D ／I ＝1 表示间接寻址。 Bit 10 ＝1：变址寄存器I 寻址； 设有关寄存器的内容为 (I)=063215Q 试计算下列指令的有效地址。 （Q 表示八进制） (1) 152301Q (2) 140011Q 4. 已知某运算器的基本结构如图所示，它具有＋(加) 、－(减) 、和Ｍ(传送)三种 操作。 (1) 写出图中 1～12 表示的运算器操作的微命令；（6 分） (2) 设计适合此运算器的微指令格式；（6 分） (3) 指令 DDA 的功能是：若进位 C ＝0，则 R1 ＋R2→R2 ；若进位 C ＝1，则 R1 第 1 页 共 6 页 ＋R2 ＋R3→R2 ，画出指令 DDA 的微程序流程图，并列出微操作序列（取指令 流程不写，取指令微指令安排在 0 号单元中）；（6 分） （4 ）设下址地址为5 位，将微程序流程图安排在 1～3 号单元里；（6 分） BUS 1 2 A LU 3 锁存 器Ａ 锁存 器 B 7 4 5 8 9 6 R 1 R 2 R 3 1 0 11 12 运算器的基本结构 5 ．有4 个中断源 D1 、D2 、D3 、D4 ，它们的中断优先级和中断屏蔽码如表所示， 其中“1”表示该中断源被屏蔽，“0 ”表示该中断源开放。 中断屏蔽码 中断源 中断优先级