PCIE详细设计说明.docVIP

. . word完美格式 PCI Express 详细设计 word完美格式 目 录 TOC \o 1-3 \h \z \u 1 PCI Express介绍 1 2 PCI Express参数与接口 1 3 实现框图与接口时序 2 4 PCI Express中模块（功能）的原理与实现 2 4.1 应用层模块 2 4.1.1 模块介绍 2 4.1.2 结构、算法（或原理）和实现 2 4.1.3 参数和接口 3 4.2 配置信号采样模块 3 4.2.1 模块介绍 3 4.2.2 结构、算法（或原理）和实现 3 4.2.3 参数和接口 4 4.3 PCIE硬核模块 4 4.3.1 模块介绍 4 4.3.2 结构、算法（或原理）和实现 4 4.3.3 参数和接口 4 4.4 LMI配置模块 4 4.4.1 模块介绍 4 4.4.2 结构、算法（或原理）和实现 4 4.4.3 参数和接口 5 4.5 重新配置时钟模块 5 4.5.1 模块介绍 5 4.5.2 结构、算法（或原理）和实现 5 4.5.3 参数和接口 5 4.6 兼容性测试模块 5 4.6.1 模块介绍 5 word完美格式 PCI Express详细设计 PCI Express介绍 PCIE设备按照一定的拓扑连接构成总线结构，设备与设备通过协议规定的事务包（TLP）进行通信。PCIE垂直方向可分为应用层、事务层、数据链路层和物理层，协议规定每层实现的功能，每层功能配合实现设备的PCIE数据传输功能。 PCIE硬核的结构图如下图1.1所示： 应用层模块（altpcierd_example_app_chaining）：主要实现PCIE应用层的功能 配置信号采样模块（altpcierd_tl_cfg_sample）：将PCIE IP核配置空间的特定寄存器内容读出来供应用层逻辑使用 PCIE硬核模块（top_plus）：主要实现PCIE协议中物理层、数据链路层和事务层的功能 LMI配置模块（altpcierd_cplerr_lmi）：PCIE设备检测到TLP传输错误时，向PC端报告错误，同时更新寄存器 重新配置时钟模块（altpcierd_reconfig_clk_pll）：实现IP核和其他模块时钟的配置 兼容性测试模块（altpcierd_compliance_test）：用于测试系统或设备的互操作性和一致性（通过按键完成CBB） PCI Express参数与接口 表4-1 PCIE模块接口 Interface Name Direction Description free_100MHz in 本地时钟信号 local_rstn_ext in 本地复位信号 pcie_rstn in PCIE复位信号 refclk in 参考时钟 req_compliance_push_button_n in 兼容性测试按键 rx_in0 in 数据输入信号 rx_in1 in 数据输入信号 rx_in2 in 数据输入信号 rx_in3 in 数据输入信号 alive_led out PCIE工作正常led显示 gen2_led out 识别gen1或gen2使用led显示 lane_active_led[3:0] out 显示4条lane的状态 tx_out0 out 数据输出信号 tx_out1 out 数据输出信号 tx_out2 out 数据输出信号 tx_out3 out 数据输出信号 PCI Express中模块（功能）的原理与实现 3.1 应用层模块 3.1.1 模块介绍 该模块主要包括收发端口转换、收发缓存、链式DMA和RC_slave数据传输功能、MSI中断。本模块实现端点设备的存储空间，通过该空间和系统主存储器交换数据从而实现数据传输。 3.1.2 结构、算法（或原理）和实现 a) 收发端口转换模块 Avalon-ST接口时序是数据流传输，将TLP的头标和数据均作为数据传输，本模块将接收信号转换成时序相对简单的data/descriptor接口，发送是其逆过程。 b) 收发缓冲模块 本模块主要监控数据缓冲区可用空间大小，防止IP核发送数据过多，接收缓冲区溢出丢失数据。当接收缓冲区空间较小时，应用层暂不发送读请求信号，避免接收缓冲区溢出。 为实现其功能，本模块主要例化一个10 bit*32的双口RAM。当应用层发送一