集成电路版图设计与工具.PPTVIP

2）建立版图数据库 Zeni4DM集成环境下，通过New?Library（新建库命令）建立新的数据库。 3）设置全局参数 在新建的版图库中开始编辑一个版图单元时， 往往需要首先设置好版图设计所必须的一些全局 参数，如版图的最大、最小显示格点，命令菜单 对话框的弹出方式等。其中，版图设计的最小尺 寸或分辨率设置应该根据使用工艺能达到的分辨 来合理设置。对于深亚微米的版图设计，版图分 辨率设置与制造工艺分辨率的不一致，有可能引 起整个电路失效。因此，版图设计前要了解工艺 水平，合理设置版图格点和尺寸分辨率。 二、层次化的版图设计 随着集成电路电路复杂性和集成度的日益增加，即使是一个很有经验的版图设计师，要直接对整个芯片进行交互版图设计也是非常困难的，有时甚至是不可能的。因而，在实际利用交互式版图设计方法时，往往采用层次式设计方法：将整个芯片版图划分成若干块(一般按功能划分)；先对每—块进行版图设计，每一块设计完成之后可作为宏模块；然后在此基础上通过调用宏模块进行高一级的交互式设计，直至整个芯片版图的完成。 层次化版图设计方法的好处是： 底层单元的任何改动，都会通过层级关系，自动地将改动传递到使用该子单元的更高层级单元中； 由于可以使用轮廓图显示，加快了版图显示刷新的速度。 问题讨论： （2）MOS管的规则 在多晶硅穿过有源区的地方，源和漏扩散区被多晶硅 区所掩蔽。因而，源、漏和沟道是自对准于栅极的。 重要的是，多晶硅必须完全穿过有源区，否则制成的 MOS管就会被源、漏之间的扩散通路所短路。为确保 这一条件得到满足，多晶硅必须超出扩散区边界，例 如该硅栅工艺中规则3.4中规定的1.5μm，这常常称 为“栅伸展”。同时，有源区也必须在多晶硅栅两边扩 展，这样才能有扩散区存在，使载流子进入和流出沟 道，例如规则3.5规定的3.0μm就是保持源区和漏区 所必需的。 问题讨论： （3）接触 版图设计中通常需要有多种接触，例如，金属和P型扩散区接触、金属和N型扩散区接触、金属和多晶硅的接触以及衬底接触等。根据工艺不同，还有“隐埋”型多晶硅-扩散区接触和拼合接触。 通常，制作芯片的衬底被划分成多个“阱”区，每个孤立的阱必须利用衬底接触来接合适的电源电压。将两个或多个金属和扩散区接触用金属连通起来，称为合并接触。 为了工艺上按比例缩小或版图编辑的需要，合并接触采用图4.9（a）所示的分离式接触结构，而不采用图4.9（b）的合并长孔结构。 4.3 电学设计规则与布线 电学设计规则给出的是由具体工艺参数抽象出的器件电学参数，是晶体管级集成电路模拟的依据。与几何设计规则一样，对于不同的工艺和不同的设计要求，电学设计规则将有所不同。通常，特定工艺会给出电学参数的最小值、典型值和最大值。上述N阱硅栅CMOS工艺的部分电学设计规则的参数名称及其意义如表4.8所示。 电学设计规则还为合理选择版图布线层提供了依据。集成电路工艺为设计者提供了多层布线的手段，最常用的布线有金属、多晶硅、硅化物以及扩散区。但这些布线层的电学性能大不相同。 随着器件尺寸的减小，线宽和线间距也在减小，多层布线层之间的介质层也在变薄，这将大大增加走线电阻和耦合电容，特别是发展到深亚微米级和纳米之后，与门延迟相比，布线延迟变得越来越不可忽略。因此，版图布线必须合理选择布线层，尽可能地避免布线层电学参数的影响。 除了选择合理的布线层外，版图布线还应该注意以下几点： 1）电源线和地线应尽可能地避免用扩散区和多晶硅走线，特别是通过较大电流的那部分电源线和地线。集成电路的版图设计中电源线和地线多采用梳状走线，避免交叉，或者用多层金属工艺，提高设计布线的灵活性。 2）禁止在一条金属走线的长信号线下平行走过另一条用多晶硅或扩散区走线的长信号线。 3）压焊点离芯片内部图形的距离应不少于20 ? m，以避免芯片键合时，因应力而造成电路损坏。 4.4 晶体管的版图设计 一、双极型晶体管的版图设计 1、 双极型集成电路版图设计的特点 双极型集成电路设计中首先要考虑的问题是元器件之间的隔离。目前常用的隔离方法有PN结隔离和介质隔离，设计者可以根据不同的设计要求，选择适当的隔离方式。此外，还要注意减小寄生效应如寄生PNP管、寄生电容效应等。注意了这些问题，就可以比较顺利地完成版图设计并制造出合格的电路。 根据双极型晶体管的版图特点，其版图设计的一般原则包括以下几个方面的内容： 1）划分隔离区（岛） 2）几何对称设计 3）热对称设计 4）图形尺寸选择 2、 双极型晶体管的图形设计 版图设计工作决不能脱离工艺实际，离开工 艺来谈设计是没有意义的。版图设计者的任务 是在目前工艺许可的条件下，尽可能设计出各 种符合要