栓锁效应与布局规则.pptVIP

IC工艺和版图设计 第八章 latch-up和GuardRing设计 参考文献 本章主要内容 latch-up原理分析 latch-up原理分析 latch-up原理分析 latch-up原理分析 latch-up原理分析 latch-up原理分析 latch-up原理分析 latch-up原理分析 latch-up原理分析 latch-up原理分析 latch-up原理分析 latch-up原理分析 本章主要内容 latch-up保护方法 latch-up保护方法 latch-up保护方法 latch-up保护方法 latch-up保护方法 latch-up保护方法 latch-up保护方法 本章主要内容 GuardRing GuardRing GuardRing GuardRing GuardRing GuardRing GuardRing GuardRing 本章重点 单层GuardRing 单层GuardRing由多子保护环构成， N+围绕Nwell内侧，并接VDD构成电子多子保护环，并起衬底接触作用。 P+围绕NMOS，并接GND构成空穴多子保护环，并起衬底接触作用。 华侨大学信息科学与工程学院 电子工程系 厦门专用集成电路系统 重点实验室 Copyright by Huang Weiwei 华侨大学厦门专用集成电路系统重点实验室 华侨大学信息学院电子工程系厦门专用集成电路系统重点实验室 主讲：黄炜炜 Email：hww@hqu.edu.cn 1 . Alan Hastings著 . 张为 译 . 模拟电路版图的艺术.第二版 . 电子工业出版社 . CH13 CH8 GuardRing Latch-up的防护 Latch-up原理分析 CMOS电路中在电源VDD和地线GND之间由于寄生的PNP和NPN相互影响可能会产生的一低阻抗通路，使VDD和GND之间产生大电流，这就称为闩锁效应（latch up）。 随着IC制造工艺的发展，集成度越来越高，产生latch up的可能性会越来越高。 当无外界干扰未引起触发时，两个BJT处于截止状态， 集电极电流是C-B反向漏电流构成，电流增益非常小， 此时latch up不会产生。 当一个BJT集电极电流受外部干扰突然增加到一定值时， 会反馈至另外一个BJT， 从而使两个BJT因触发而导通，VDD至GND间形成低阻通路，Latch up由此产生。 产生Latch up的具体原因1 1. Latch up产生原因1 芯片一开始工作时 VDD变化导致Nwell和Psub间的寄生电容中产生足够的电流， 当VDD变化率大到一定地步， 将会引起Latch up. 产生Latch up的具体原因2 2. Latch up产生原因2 当I/O的信号变换超过 VDD-GND的范围时， 将会有大电流在芯片中产生， 也会导致SCR的触发。 产生Latch up的具体原因3 3. Latch up产生原因3 ESD静电加压， 可能会从保护电路中引入少量 带电载流子到阱或衬底中， 也会引起SCR的触发。 产生Latch up的具体原因4 4. Latch up产生原因4 当许多驱动器同时动作， 负载过大使VDD或GND突然变化，也有可能打开SCR的一个BJT。 产生Latch up的具体原因5 5. Latch up产生原因5 阱侧面漏电流过大，也有可能会引起闩锁。 产生Latch up的具体原因5(2) 阱侧面漏电流过大，漏电流通过Q2流向GND, Q2的基区注入电流 则Q1的CE电流等于Q2的基区电流，则Q1的基区电流 则Q1的BE结电压 所以漏电流大过大，会导致寄生PNP管导通，产生闩锁效应。 CH8 GuardRing Latch-up的防护 Latch-up原理分析 防止闩锁的方法1 防止闩锁的方法1： 使用重掺杂衬底， 降低Rsub值， 减小反馈环路增益。 防止闩锁的方法2： 使用轻掺杂外延层， 防止侧向漏电流从 纵向PNP到低阻衬底 的通路。 防止闩锁的方法2 防止闩锁的方法3 增加Rs2和Rw2或者减小Rw和Rsub可以增加电路的保持电压。 防止闩锁的方法3(2) 防止闩锁的方法3 1.使NMOS和PMOS保持足够的间距来降低引发SCR的可能。 2.Sub接触孔和Well接触孔应尽量靠近源区。以降低Rwell和Rsub的阻值。 防止闩锁的方法4： 使用使用隔离槽 防止闩锁的方法4 防止闩锁的方法5（1） 保护PMOS 保护NMOS 防止闩锁的方法5（2） 防止闩锁的方法5 使用Guardring： 1.多子GuardRing ： P+ Ring环绕NMOS并接GND； N+ Ring环接PMOS并接