电路与电子技术基础第10章 触发器和时序逻辑电路.pptVIP

CP=1时，G1、G2门打开，主触发器状态由 JK 的输入决定。而对于从触发器，由于CP=0，G5、G6被封锁，从触发器状态不变。 CP=0时，G1、G2门被封锁，主触发器状态不变。而对于从触发器，由于CP=1，G5、G6打开，主触发器状态作用于从触发器，且状态相同。 主从JK触发器特性方程 0 0 J K 0 1 0 1 0 1 1 1 Qn Qn+1 Qn 主从 J-K特性表 功 能 保持 置0 置1 翻转 状态图 主从J-K 触发器的输出波形 Q主 Q J K CP 不过主从J-K触发器存在“一次翻转”现象。即受到干扰以后，触发器输出错误的状态，且干扰消失以后，无法恢复正常。这是不允许的！ 为了使主从J-K触发器能正常实现预定的逻辑功能，要求在CP=1期间，JK值不能变化。一般使用窄脉冲作为触发脉冲，降低了抗干扰能力。 3、边沿触发器 G1 Q Q D CP SD RD G2 G4 G3 G5 G6 置0维持线 置1维持线 置0阻塞线 置1阻塞线 （1）维持-阻塞D触发器 D Q Q CP 逻辑符号 总结： 维持阻塞型D触发器只在时钟上升沿时刻状态发生变化，其他时候均保持。要求D的有效值必须在上升沿之前准备好。抗干扰能力增强。 CP D Qn+1 ↑ 1 1 0 ↑ 0 0 1 0 × 正边沿D 触发器特性表 Qn+1 Qn Qn 3、边沿触发器 （2)利用传输延迟时间的JK触发器 Q Q J K CP 逻辑符号 J K CP 说明 Qn+1 0 0 ↓ 负边沿JK 触发器特性表 Qn+1 Qn Qn 保持 0 1 ↓ 1 0 ↓ 0 1 1 1 ↓ 1 0 Qn Qn 置0 置1 翻转 4、T触发器和T’触发器 将J-K触发器的输入端J、K连接在一起用 T 表示构成 T 触发器。 由于J=K，所以T触发器只具有J-K触发器的部分功能： J=K=0时，保持； J=K=1时，翻转。 G1 G2 Q Q G4 T G3 CP 0 T 1 Qn+1 Q T触发器特性表 功能 保持 翻转 特性方程 若T≡1，则为T’触发器。 每来一个时钟脉冲，触发器的状态就发生一次翻转，Q端波形的频率为时钟频率的一半，故这种触发器可用作二分频器。 触发器的触发方式 电平触发方式：高、低电平触发 边沿触发方式：上升沿、下降沿触发 CP 低电平触发： CP 高电平触发： CP 下降沿触发： CP 上升沿触发： 1 0 10.2 时序逻辑电路 时序逻辑电路的特点是 —— 任一时刻的输出不仅与当前的输入有关，还与以前的状态有关。 时序电路与组合逻辑电路有着本质的区别，它除包含组合电路外，重要的是包含有由触发器构成的存储电路，存在输出到输入的反馈。 10.2.1 时序逻辑电路概述 时序电路的特点： （1）含有具有记忆元件（最常用的是触发器）。 （2）具有反馈通道。 组合电路 X1 Xn Y1 Ym ┆ ┆ 存储电路 ┆ ┆ Z1 Zr Q1 Qm Q1 Qk 时序逻辑电路结构框图 1、电路的触发方式： 同步时序逻辑电路：电路中所有触发器的时钟端是连在一 起的，存储电路的状态更新是在同一时刻同步进行的。 同步逻辑电路通常工作速度较快，电路相对复杂。 异步时序逻辑电路：电路中各个触发器的时钟端不是相连 的，可能各不相同，也可能某一局部相同，各部分之间不 同。总之，存储状态的更新是在不同时刻异步进行的。 异步逻辑电路通常工作速度较慢，电路结构简单。 时序电路的分类 2、电路的输出/输入关系： Mealy型：电路输出是电路输入和电路状态的函数。即：存储电路的输出反馈到组合电路与组合电路的输入信号共同决定时序电路的输出 。 Moore型：电路输出仅为电路状态的函数。即：存储电路的输出就是时序电路的输出 ，没有专门的外部输出信号。 时序电路的分类 组合电路 X1 输出 信号 输入 信号 Xn Y1 Ym ┆ ┆ 存储电路 ┆ ┆ 触发器 输入信号 触发器 输出信号 Z1 Zr Q1 Qm Q1 Qk 组合电路内部输入 组合电路内部输出 把状态变量按规定的