第一章集成电路工艺与版图设计.ppt

第一章 集成电路工艺基础及版图设计基础 河北大学电子信息工程学院 2013.9 第一部分、设计规则及工艺参数 （一）设计规则 设计规则是指版图设计规则，是针对特定的工艺，具有专门规定的强制性版图设计容查的一些规则的集合，它综合考虑电学性能和可靠性限制，按照工艺过程所要求的一簇复杂的限制来制定，目的是描述版图中几何图形之间的关系，使其符合具体的工艺要求。 第一部分、设计规则及工艺参数 ?制定设计规则的目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率。 第一部分、设计规则及工艺参数 版图设计规则的制定 考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。 第一部分、设计规则及工艺参数 最小尺寸表示方法 一种是直接用μm表示最小尺寸； 另一种是由Mead和Conway提出的λ法则方法，对整个版图设置一个参数λ作为所有设计规则中最小的那一个，其他设计规则的数值都是这个参数的整数倍。 第一部分、设计规则及工艺参数 （二）N阱CMOS工艺 N阱工艺采用轻掺杂P型(100)晶向硅基片,其上做出N阱用于制作P沟管,而在原基片上制作N沟管。下面简要介绍一下工艺过程及相应的各次光刻掩膜版。 光刻1：N阱掩模版 1#版为N阱掩膜。用以限定N阱区面积及位置。在二氧化硅层上刻出N阱注入窗口(刻蚀掉窗口内的二氧化硅)层,随后进行N阱注入(如磷离子)和推进。然后,重新生长薄氧和氮化硅薄层。 光刻1: N 阱掩模版 光刻2：有源区光刻 2#版为薄层氧化硅掩膜。用以确定薄氧区面积和位置。该区域内将完成所有P沟和N沟MOS管的源,漏和栅的制作,故该版又称为有源区版。这一步将分别完成场氧生长和高质量的薄栅氧化层(100A-300A)的生长。 光刻2：有源区光刻 光刻3：硅栅光刻 3#版为多晶光刻掩膜。用于制作多晶硅栅极以及形成电路结构的多晶硅的连线和电阻。这一步是在新生长的栅氧化层上先用CVD法沉淀多晶硅,用该版以干法刻蚀出所需多晶硅图形。 光刻3：硅栅光刻 光刻4：P管源漏区注入光刻 4#版为P+掺杂区图形掩膜。多晶硅栅本身作为漏、源掺杂离子注入的掩膜(离子实际上被多晶硅栅阻挡,不会进入栅下硅表面,称硅栅自对准工艺)。经硼离子注入，扩散推进,完成P沟管和P型衬底欧姆接触区的制作。 光刻4：P管源漏区注入光刻 光刻5：N管源漏区注入光刻 5#版为N+掺杂区掩膜。经磷或砷离子注入,扩散推进,完成N沟管和N阱欧姆接触区的制作。 对于八版工艺 N+区掩膜为P+区版的负版,此版并不需要单独制备，只需要对4#版的版图进行光刻时采用与4#版相反的光刻胶即可，即硅片上所有非P+区均进行N+离子(磷或砷)注入掺杂。 光刻5：N管源漏区注入光刻 光刻6：接触孔光刻 6#版为接触孔掩膜。用来确定欧姆接触的大小和位置。 光刻6：接触孔光刻 光刻7：金属引线光刻 7#版为金属图形(电极和连线)掩膜。用于确定集成元器件电极引出和互连布线的位置和形状。在上一版接触孔光刻之后,硅片表面用CVD法淀积上一层金属膜,用该版留下所要的金属膜,实现金属层欧姆引出和互连。 光刻7：金属引线光刻 8#版为过孔掩膜。用于两层金属布线。 9#版为金属2掩膜。用于引出连接线。 以上8层版图为CMOS工艺标准版图。 匹配设计 在集成电路中，集成元件的绝对精度较低，如电阻和电容，误差可达±20%~30% 由于芯片面积很小，其经历的加工条件几乎相同，故同一芯片上的集成元件可以达到比较高的匹配精度，如1%，甚至0.1% 模拟集成电路的精度和性能通常取决于元件匹配精度 匹配设计 失配：测量所得的元件值之比与设计的元件值之比的偏差 归一化的失配定义： 设X1, X2为元件的设计值，x1, x2为其实测值，则失配δ为： 匹配设计 失配δ可视为高斯随机变量 若有N个测试样本δ1, δ2, …, δN，则δ的均值为： 方差为： 匹配设计 称均值mδ为系统失配 称方差sδ为随机失配 失配的分布： 3δ失配： | mδ |+3 sδ 概率99.7% 匹配设计 失配的原因 随机失配：尺寸、掺杂、氧化层厚度等影响元件值的参量的微观波动(fluctuation) 随机失配可通过选择合适的元件值和尺寸来减小 系统失配：工艺偏差，接触孔电阻，扩散区相互影响，机械压力，温度梯度等 系统失配可通过版图设计技术来降低 匹配设计 随机统计波动 (Fluctuations) 周围波动(peripher