VHDL数字系统设计与测试.docVIP

下载本文档

4
0
约3.23千字
约 8页
2019-09-23 发布于天津
举报

VHDL数字系统设计与测试.doc

数字系统设计与测试计数显示电路一设计功能与要求用设计具有清除端使能端计数范围为的计数器输出为码用设计十进制计数器模块七段显示译码器电路模块和分时总线切换电路模块用进行时序仿真二实验原理和设计该计数显示电路由十进制计数器七段显示译码器电路和分时总线切换电路个模块构成计数显示电路设计图如图所示图计数显示电路十进制计数器完成计数长度为的码加法计数输出数据总线的宽度为位七段显示译码器电路将输入的码计数值译为对应的编码并在数码管上显示出对应的十进制数数码管共有个输入端个数码管采用扫描显示方法依次显示位二进

VHDL数字系统设计与测试计数显示电路一、设计功能与要求 1．用VHDL设计具有清除端、使能端，计数范围为0~999的计数器，输出为8421BCD码； 2．用VHDL设计十进制计数器（BCD_CNT）模块、七段显示译码器电路（BEC_LED）模块和分时总线切换电路（SCAN）模块。 3．用MAX+plusⅡ进行时序仿真。二、实验原理和设计该计数显示电路由十进制计数器（BCD_CNT）、七段显示译码器电路（BEC_LED）和分时总线切换电路（SCAN）3个模块构成。计数显示电路设计图如图1所示。图1 计数显示电路十进制计数器（BCD_CNT）完成计数

您可能关注的文档

文档评论（0）

1亿VIP精品文档

更多 >

VHDL数字系统设计与测试.docVIP