数电第五章时序逻辑电路.pptVIP

5.3.3 移位寄存器 一、单向移位寄存器 右移寄存器 Q0 Q1 Q2 Q3 C1 1D FF0 CP C1 1D FF1 C1 1D FF2 C1 1D FF3 时钟方程 驱动方程 状态方程 Di 0 0 0 01 0 0 0 0000101 1 1 0 0 000010 0 1 1 0 00001 1 0 1 1 0000 0 1 0 1 000 0 0 1 0 00 0 0 0 1 0 0 0 0 0 左移寄存器 Di 左移 输入 左移 输出 驱动方程 状态方程 主要特点： 1. 输入数码在 CP 控制下，依次右移或左移； 2. 寄存 n 位二进制数码。n个CP完成串行输入，并可 从Q0?Q3 端获得并行输出，再经 n 个CP又获得串行输出。 3. 若串行数据输入端为 0，则 n 个CP后寄存器被清零。 Q3 CP Q0 Q1 Q2 C1 1D FF0 C1 1D FF1 C1 1D FF2 C1 1D FF3 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 74193 D1 Q1 Q0 CPD CPU Q2 Q3 地 VCC D0 CR BO CO LD D2 D3 2) 74193(双时钟) CO 74193 Q0 Q1 Q2 Q3 LD CPU CR D0 D1 D2 D3 BO CPD 异步清零 异步置数 BO =CO=1 0 0 0 0 d3 d2 d1 d0 加 法 计 数 减 法 计 数 保 持 1 ? ? ? ? ? ? ? 0 0 ? ? d3 d2 d1 d0 0 1 ? 1 ? ? ? ? 0 1 1 ? ? ? ? ? 0 1 1 1 ? ? ? ? Q3n+1 Q2n+1 Q1n+1 Q0n+1 CR LD CPU CPD D3 D2 D1 D0 注 * 二、二进制异步计数器 1. 二进制异步加法计数器 CP Q0 Q1 Q2 CP0 = CP CP1 = Q0 CP2 = Q1 用T ? 触发器 (J = K = 1) 下降沿触发 C = Q2n Q1n Q0n 1 Q0 1J 1K C1 FF0 Q0 Q1 1J 1K C1 FF1 Q1 1 Q2 1J 1K C1 FF2 Q2 1 C CP 并行 进位 若采用上升沿触发的 T ? 触发器 CP0= CP CP1=Q0 CP2=Q1 * D 触发器构成的 T? 触发器 ( D = Q )， ——下降沿触发 若改用上升沿触发的 D 触发器？ Q0 Q1 CP FF1 FF2 C1 1D C1 1D Q2 FF0 C1 1D Q1 Q2 Q0 C Q0 Q1 CP FF1 FF2 C1 1D C1 1D Q2 FF0 C1 1D Q1 Q2 Q0 C * 按数制分： 二进制计数器 十进制计数器 N 进制(任意进制)计数器 按计数 方式分： 加法计数器 减法计数器 可逆计数 (Up-Down Counter) 按触发器翻转是否同时分： 同步计数器 (Synchronous ?) 异步计数器 (Asynchronous ?) 按开关 元件分： TTL 计数器 CMOS 计数器 2. 二进制异步减法计数器 Q2Q1Q0 CP 0 1 2 3 4 5 6 7 8 0 0 0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 用T ?触发器 (J = K = 1) 上升沿触发 CP0= CP CP1= Q0 CP2= Q1 B = Q2n Q1n Q0n 二进制异步计数器级间连接规律 CPi = Qi-1 CPi = Qi-1 减法计数 CPi = Qi-1 CPi = Qi-1 加法计数 下降沿 上升沿 T ?触发器的触发沿 计数规律 1 Q0 1J 1K C1 FF0 Q0 Q1 1J 1K C1 FF1 Q1 1 Q2 1J 1K C1 FF2 Q2 1 B CP * 1 2 3 4