电子测量原理第五章.pptVIP

图5-15 10进连续混频分频电路 返回 图5-16 直接数字合成原理图 返回 图5-17 相位累加原理 返回 返回 图5-18 未滤波的DDS输出典型频谱 返回 图5-19 DAC非线性引起输出误差失真 返回 图5-21 AD9850功能框图 返回 图5-22 AD9850引脚排列 返回 表5-2 AD9850控制字方式 返回 图5-23 时钟发生器 返回 图5-24 DDS在频率合成器中的应用 图5-25 微差混频原理 返回 图5- 相位码至幅度码的转换 返回 图5-26 双环频率合成器 返回 图5-28 F-NPLL的组成 返回 图5-29 NPLL 50~82Mhz频率合成器框图 返回 图5-30 F-NPLL 50~82Mhz频率合成器框图 返回 图5-33 采用吞脉冲分频器的频率合成器框图 返回 图5-34 任意波形发生器的原理框图 返回 图5- 正弦波算法 返回 图5- HP33120A信号源部分的组成 返回 F-NPLL和NPLL比较 例：要求一频率合成器,输出频率为50～82MHz,频率分辨力 为1Hz。 NPLL — 需要5个环路：3个NPLL和2个相加环，如图5-29所示。 F-NPLL — 需要3个环路：1个F-NPLL、1个NPLL和1个相加环。 如图5-30所示。 用F-NPLL比只用NPLL简洁得多，而且F-NPLL在频率分辨力、频率范围、噪声性能方面都比较优越。 用F-NPLL的缺点是环路比较复杂。 2.扩展频率上限的方法 1)前置分频法 如下图5-31所示,在积分分频器前设置一个固定分频器 优点: 可以提高频率上限,且电路结构简单 缺点: 频率分辨力下降, 2)倍频混频法 如图5-32所示,VCO的输出 在和 进行差频混频 后,再进行N分频,以降低对程序分频器的要求。 图5-32 倍频-混频环 优点：频率上限的提高取决于 的大小，而其分辨力仍和单环倍频式锁相环一样 缺点：由于混频器引入寄生信号将要影响频谱纯度；其后的带通滤波器对寄生信号有抑制作用，但是滤波器的延时又有不利的影响。 3）吞脉冲分频法（如图5-33所示） 　　吞脉冲分频器主要由双模分频器和吞食计数器组成。 　　双模分频器分频系数有P和P+1两种模式。N分频器由N1 （高位计数器）和N2（低位计数器）组成，N2还用于发出模式控制信号。 工作过程：在一次计数循环开始时，计数器开始计数，模式控制信号为1，分频系数为11； 当计数器溢出后模式控制信号为0，分频系数为10。 若取P=10，则有： 例：若P=10，N1=10～19 ，N2=0～9 则 例：P=100，N1=100～199，N2=0～99 对吞脉冲分频器的小结： （1）双模分频器的分频系数为P/（P+1），对于N1和 N2两个分频器，则必须N1大于N2。 （2）由N1和N2可以求得N的范围。 （3）吞脉冲分频器可以提高锁相环的输出频率上限。 六、直接合成法之一——模拟直接合成法 1、固定频率合成法（如图5-14） 石英晶体振荡器提供基准频率fr,D为分频器的分频系数,N为倍频器的倍频系数,因此 其中D和N都是给定的正整数,输出频率为定值。 2、可变频率合成法 常见的电路形式是连续混频分频电路，见图5-15。 晶振 ÷D ×N 首先使用基准频率在辅助基准频率发生器中,产生各种辅助基准频率,然后借助混频器和分频器和分频器进行频率运算,实现频率合成. 例如:从左边开始的第一单元, fi1和F进行混频,其结果再与f1进行混频,两次混频得 fi1+F+f1 = [2+16+(2.0 ~ 2.9)]MHz = 20.0~20.9MHz 经10分频得(2.00～2.09)MHz。 从左到右经过四次运算,最后得输出信号的频率为 fo = (2.0000~2.09999)MHz 直接模拟合成的优点: (1)从原理来说,频率分辨力几乎是无限的.增加一级基本运算单元可以使频率分辨力提高一个量级 (2)转换速度快,通常转换时间为微秒量级. 缺点: 采用混频等电路会引入很多寄生频率分量,带来相位杂散,必须采用大量滤波器以改善输出信号的频谱纯度。这些将导致电路庞大、复杂、不易集成。 七.直接合成法之二——数字直接合成法 原理（如图5-16所示） 　　在标准时钟CLK的作用下,通过控制电路按照一定的地址关系从数据存储器ROM中读出数据,再进行数模转换,就可以得到一定频率的输出波形。 以正弦波为例: 一个周期内,按相位划分为若干等分,将各相位所对应的幅值按二进制编码并存入R