ASIC版图相关设计方法.pptVIP

标准单元版图布局 PAD Channel Cell * 浙大微电子 */55 等高 不等宽 带内波纹抽取/插值滤波器(0.18um)硕士生陈磊、蔡友（2005.9-2007.7） 1P6M * 浙大微电子 */55 标准单元法的特点 布线通道 当两排元件之间的连线较少时, 布线通道就窄些, 以减少面积浪费; 当两排元件之间的连线较多时, 布线通道就宽些, 以保证布通率 I/O压焊块 四周I/O压焊块的个数可根据实际需要安置（排布1-4边） 面积或受CORE限制，或受I/O个数限制 逻辑单元 同一种功能的逻辑门，可有不同的版图宽度，用户可根据对驱动能力的不同需求调用不同宽度的单元。 * 浙大微电子 */55 标准单元法中的单元库和库单元 标准单元法中一个很重要的工作是建 库, 繁复的建库工作需要大量人力和时间的投入 每一种逻辑功能需要相应的库单元与之对应, 同一种逻辑的单元会因为驱动能力的不同而有不同的型号和不同的版图面积 单元库中的每个（库）单元都有三种描述形式: 单元的逻辑符号(以L表征) 单元的拓扑版图(以O表征) 单元的掩膜版图(以A表征) * 浙大微电子 */55 逻辑“非门” （倒相器）的逻辑符号、拓扑版图、掩膜版图 * 浙大微电子 */55 库单元三种描述方式的意义 单元的逻辑符号用以建立逻辑图 单元的拓扑版图描述单元版图的外形尺寸、输入/输出的位置 为使单元之间的连线都处于布线通道之内, 单元本身的PIN口必须处于单元的上下两排，从上、下都可链接 单元的掩膜版图才是最终的有效制版信息 注意每种单元的三种描述之间名称要一一对应 * 浙大微电子 */55 标准单元法设计ASIC 采用标准单元设计IC时, 只需调用各单元的拓扑版图即可 拓扑版图的简单外形大大压缩了数据的处理量 有助于设计者的直观检查 经过自动布局布线处理后, 再进行一次数据转换, 将拓扑版图转换成掩膜版图, 得到最终可供制版的掩膜数据（GDS-II） 所有的库单元在入库时都必须进行严格的设计规则检查和电连接性检查, 确保万无一失的正确性和可靠性。 * 浙大微电子 */55 库单元设计中需要注意的地方 单元最上端布以贯穿整个单元的铝线, 作为电源线VDD, 单元最下端布以贯穿整个单元的铝线, 作为地线VSS, 这样在单元拼接时, 电源线和地线就可以分别连接起来。 2. 每个输入/输出端(PIN)在单元的上下两个方向都能引入或引出, 以利通道布线 左：三输入或非门 中：Filler 右：两级倒相器 左：三输入或非门 中：Filler 右：两级倒相器 * 浙大微电子 */55 数字电路与模拟电路混合设计 * 浙大微电子 */55 算盘式计算器ASIC硕士生吴明远（1999.9-2002.3） * 浙大微电子 */55 红外信息收发芯片(0.6 um CMOS)硕士生杜红越、施敏文（2002/2003-2005/2006） * 浙大微电子 */55 Thanks！ * 浙大微电子 */55 电子钟电路（铝栅工艺） * 浙大微电子 */55 金属2（A2） ZDLX-1H * 浙大微电子 */55 金属3（A3） ZDLX-1H * 浙大微电子 */55 PAD压焊块（CP） ZDLX-1H * 浙大微电子 */55 问题 少了哪几块版图？ 为什么少了？ * 浙大微电子 */55 PDK中的PCELL PMOS NMOS 电阻 PNP 电容 电感 * 浙大微电子 */55 64路PDP显示扫描高压驱动芯片*博士生洪慧（2002.9-2007.9） * 浙大微电子 */55 18 bit 音频 ADC 版图（0.18um） 博士生马绍宇（2003.9-2008.9） * 浙大微电子 */55 18 bit 音频 DAC 版图（0.18um）博士生黄小伟（2003.9-2009.3） * 浙大微电子 */55 2.4GHz PLL（锁相环）版图（0.18um）博士生周海峰（2004.9-2010.1） * 浙大微电子 */55 700V高压PWM芯片( 3um BCD)*硕士生梁剑（1998.9-2001.3） * 浙大微电子 */55 锂离子电池保护器(0.6um CMOS)* * 浙大微电子 */55 光电图像传感器(0.6um CMOS)*硕士生周鑫（2001.9-2004.3） * 浙大微电子 */55 漏电保护器ASIC芯片(0.5um)*硕士生付文（2006-2008） * 浙大